基于PCI Express總線的數字電視傳送流發送/采集卡設計

婁新磊，呂 衛，宋 垣

（1.天津大學 電子信息工程學院，天津 300072；2.南京炮兵學院廊坊校區，河北 廊坊 065000）

基于PCI Express總線的數字電視傳送流發送/采集卡設計

婁新磊1，呂 衛1，宋 垣2

（1.天津大學 電子信息工程學院，天津 300072；2.南京炮兵學院廊坊校區，河北 廊坊 065000）

提出了一種基于PCI Express總線的數字電視傳送流發送/采集卡設計方案。詳細闡述了板卡的整體設計、硬件接口以及軟件實現，重點介紹了如何發揮PCI Express總線高帶寬的優勢實現高速DMA數據傳輸。最后，利用Quartus II 13.0開發環境下的SignalTap II工具對自行開發的PCI-E接口板進行了在線調試，測試表明該設計能滿足數字電視傳送流傳輸系統的要求。

PCI Express總線；FPGA；鏈式DMA；WinDriver

隨著數字電視技術的發展，數字電視傳送流采集系統在數字電視系統中的需求越來越廣泛，并且對計算機總線技術提出了越來越高的要求。目前，個人計算機與工業控制計算機中常用的總線主要有USB2.0/3.0總線、PCI總線和PCIExpress總線[1]。USB2.0總線和USB3.0總線的理論最大傳輸速率分別可達到480 Mbit/s和5.0 Gbit/s，但USB總線的CPU占用率較高，不適合多任務系統的應用。PCI總線具有即插即用和傳輸速率高的特點，在常用的32 bit數據寬度、33 MHz總線時鐘頻率下可達到132 Mbit/s的峰值傳輸速率，許多數據采集卡都采用了32 bit@33 MHz或更高的32 bit@66 MHz、64 bit@66 MHz的PCI總線接口。然而，作為一種并行總線，PCI總線的引腳數量多，容易出現接觸不良的故障，而且時鐘頻率不高，實現多路數字電視傳送流發送/接收的應用比較吃力。PCIExpress（簡稱PCI-E）總線繼承了PCI總線多方面的優點，且數據傳輸速率有了很大程度地提高，同時機械結構得到簡化，工作更為可靠。針對PCI-E總線的技術優勢，本文以FPGA為控制器，設計了一款基于PCI-E總線的數字電視傳送流發送/采集卡，詳細討論了板卡的整體設計方案、硬件設計方案、Win?Driver驅動程序和上層應用程序設計，實現了4路數字電視傳送流的實時傳輸。

1 硬件設計

在硬件上，以Altera公司的Cyclone IV GX系列FP?GA為控制器，實現數字電視傳送流的接收和發送、DDR2 SDRAM緩存的控制，并且使用FPGA集成的PCI-E硬核實現PCI-E總線接口。在主機端，開發了Windows 7操作系統下的PCI-E驅動程序和MFC應用程序來測試數字電視傳送流數據的接收、發送等功能。

1.1 硬件整體設計

硬件系統的總體設計如圖1所示。硬件設計主要分為4部分：1）ASI接口部分，該部分包括兩路ASI接收接口和兩路ASI發送接口，共4路，分為兩組，每組包含一路接收接口和一路發送接口，ASI接收接口由ASI接收電路和FPGA上的ASI接收器模塊（ASIReceiver）組成，ASI發送接口由ASI發送電路和FPGA上的ASI發送器模塊（ASI Transmitter）組成；2）DDR2 SDRAM緩存部分，該部分由FPGA上的DDR2 SDRAM控制器（DDR2 SDRAM Control?ler）和外部DDR2 SDRAM存儲器組成；3）DMA控制部分，該部分由自定義的邏輯來實現；4）PCI-E總線接口部分，該部分由Altera公司提供的PCI-E IP硬核實現。

圖1 硬件系統設計框圖

硬件系統的數據傳輸包括數字電視傳送流接收通道和數字電視傳送流發送通道兩部分。

傳送流接收通道：串行傳送流經過ASI接收電路進入FPGA，ASI接收器模塊對其進行串并轉換、解碼等操作，將串行傳送流轉換為并行碼流，然后存入DDR2 SDRAM緩存中。當DDR2 DSRAM緩存中數據達到一定量的時候，中斷產生模塊產生中斷，PC端的中斷服務程序和上層軟件通過PCI-E總線接口將緩存中的數據讀出。

傳送流發送通道：首先PC端軟件將一定量的傳送流寫入DDR2 SDRAM緩存中，然后ASI發送器模塊將緩存中的碼流讀出進行編碼、并串轉換等操作，將并行碼流轉換為串行傳送流，并通過ASI發送電路發送出去。當DDR2 SDRAM緩存中的數據減少到一定量的時候，中斷產生模塊會產生中斷，PC端軟件檢測到中斷后再將一定量的傳送流寫入DDR2 SDRAM緩存中，如此反復。

1.2 數據緩存

本設計使用DDR2 SDRAM存儲器作為數據緩存，由FPGA硬件邏輯實現對DDR2 SDRAM的控制。緩存部分的設計原理如圖2所示，DDR2 SDRAM控制器包含2個寫端口和2個讀端口，每個端口通過1個FIFO與DDR2 SDRAM控制邏輯連接，4個端口共享DDR2 SDRAM的帶寬，分時占用DDR2 SDRAM的數據通道。DDR2 SDRAM控制邏輯實現對4個端口的仲裁控制和對DDR2 SDRAM接口的控制，仲裁控制決定某時刻DDR2 SDRAM數據通道由哪個端口使用。其中，數字電視傳送流接收通道使用寫端口1和讀端口1，發送通道使用寫端口2和讀端口2。本設計實現了2個傳送流輸入接口和2個傳送流輸出接口，4個接口分為兩組，使用兩片DDR2 SDRAM存儲器。

圖2 4端口DDR2 SDRAM控制器

1.3 PCI-E IP硬核介紹

系統選用Cyclone IV GX系列的FPGA，它內嵌了一個PCI-E硬核模塊，符合PCI-E Base Specification V2.0標準，支持×4通道，單向鏈路速率可達到8 Gbit/s[2]。

PCI-E IP硬核結構如圖3所示，其功能模塊分為事務層、數據鏈路層、物理層3部分。事務層主要負責事務層數據包（TLP）的接收、緩存和發送，事物層接口既可以使用Avalon-ST接口，又可以使用Descriptor/Data接口。數據鏈路層位于事物層和物理層之間，作用是保證數據包完整性，提供了CRC檢測和恢復、DLLP的生成與拆解等服務。物理層位于最底層，分為MAC層和PHY層：MAC層通過鏈路訓練與狀態指示狀態機完成鏈路初始化、訓練以及維護工作，實現了擾碼與解擾碼功能；PHY層實現了8B/10B編碼與解碼、彈性緩沖、串行化/解串行化等功能。

圖3 PCI-E IP硬核

PCI-E硬核模塊和應用程序層之間的接口主要包括事物層接口和配置接口。事務層接口實現事物層數據包的發送和接收，本設計中使用Avalon-ST接口；配置接口實現中斷信號的傳送和PCI-E IP硬核配置空間的訪問。

1.4 DMA控制邏輯設計

DMA控制邏輯設計原理如圖4所示，該模塊主要有4部分組成：DMA讀模塊、DMA寫模塊、DMA讀/寫仲裁模塊、DMA控制/狀態寄存器模塊。DMA讀模塊和DMA寫模塊通過Avalon-MM總線與DDR2 SDRAM控制器連接，分別從DDR2 SDRAM中讀取數據和寫入數據；DMA讀/寫仲裁模塊決定某時刻進行DMA讀操作還是DMA寫操作，并通過Avalon-ST總線與PCI-E IP硬核模塊連接；DMA控制/狀態寄存器模塊包括與DMA操作相關的控制寄存器和狀態寄存器，該模塊通過中斷接口從中斷模塊獲取中斷請求，并通過配置接口發送到PCI-E IP硬核模塊。

圖4 DMA控制邏輯

DMA的傳輸方式可分為兩種：簡單DMA和鏈式DMA。為了提高DMA傳輸效率，本模塊實現鏈式DMA。該DMA模塊工作原理是[3]：首先，在主機端開辟一塊內存區域存儲描述符表。描述符表描述的是主機與外設之間與數據傳輸相關的地址和長度信息，它由一個表頭和多個描述符組成，其中的每一個描述符對應一次DMA操作。描述符表中的內容由用戶自己填寫，描述表如表1所示。然后，主機通過設置設備端DMA模塊中的控制/狀態寄存器告訴設備要傳輸數據的描述符表起始地址和描述符個數。最后，主機端啟動DMA傳輸，設備收到啟動DMA傳輸的命令后，首先根據主機提供的描述符表信息檢索相應的描述符，然后根據每一個描述符中的地址和長度信息，進行相應的DMA數據傳輸。所有的DMA描述符處理完成后，設備更新描述符頭部的EPLAST域，主機通過查詢EPLAST域獲得鏈式DMA傳輸完成的信息，從而可以啟動下一次鏈式DMA傳輸。

表1 鏈式DMA描述符表

2 軟件設計

2.1 驅動程序設計

WinDriver是Jungo公司提供的驅動程序開發工具包。該軟件提供了對PCIExpress接口設備的驅動支持，也可以為兼容DMA功能的底層設備提供DMA服務[4]。驅動程序的主要功能是初始化設備、配置FPGA、設置DMA操作、設置中斷操作以及為應用程序提供接口函數。驅動程序的工作流程如圖5所示。

圖5 WinDriver驅動程序的工作流程

首先，通過調用WDC_DriverOpen（），WDC_PciScan?Devices（），WDC_PciDeviceOpen（）等函數對設備進行初始化；其次，通過簡單數據傳輸函數例如WDC_Multi?Transfer（）完成對FPGA的初始化、配置等操作，并且根據需要設置DMA操作和中斷操作；最后，當操作結束時，調用WDC_PciDeviceClose（），WDC_DriverClose（）等函數結束進程。

2.2 應用程序設計

根據需要在Visual Studio 2010下開發了基于MFC的應用程序用來測試板卡的功能和性能。應用程序主要實現設備的打開和關閉、對FPGA硬件邏輯中寄存器的訪問、數字電視傳送流的接收和發送功能。其中，數字電視傳送流的接收和發送由4個獨立的傳輸線程實現，包括2個傳送流接收線程和2個傳送流發送線程。發送線程負責將一定量的數據寫入到板卡的DDR2 SDRAM緩存中，接收線程負責從DDR2 SDRAM緩存中讀出數據來驗證發送數據和接收數據的正確性和完整性。該應用程序與板卡驅動程序的關系如圖6所示。

圖6 系統的軟件結構

3 測試結果與分析

測試時使用Acterna公司的數字電視碼流分析儀輸出測試碼流，并監視發送/采集卡的輸出碼流有無誤碼，同時用Quartus II中的SignalTap II工具監測DDR2 SDRAM緩存單元有無上溢/下溢的情況出現。反復測試表明，在4個通道傳送流傳輸均無誤的前提下，4個ASI接口的傳送流傳輸速度均可達到200 Mbit/s以上。

4 結束語

本文利用集成了PCI-E硬核的Cyclone IV GX系列FPGA設計了一種基于PCI-E總線的數字電視傳送流發送/采集卡，完成了FPGA硬件邏輯設計和主機端驅動程序和應用程序開發。該設計與使用專用的PCI-E橋接芯片的方案[5]相比，本地總線可支持更大的數據寬度，另外硬件成本也顯著降低。與文獻[6-7]提出的設計方案相比，本設計使用大容量的DDR2 SDRAM作為數據緩存，提高了數據傳輸的穩定性。

測試表明，該系統性能穩定、傳輸速度高，很好地滿足了數字電視系統基帶信號傳輸的要求。此外，本設計中的數據接口靈活性好，既可以擴充更多的ASI接口，又可以增加以太網接口、光纖接口等，能夠滿足多種應用的需求。

致謝：

[1] 王聰，王彬，薛潔，等.基于PCIe總線協議的設備驅動開發[J].信息技術，2013（3）：32-35.

[2]PCIExpress Compiler User Guide[R].[S.l.]：Altera Corporation，2010.

[3] 黃世中，金志剛.利用WinDriver實現鏈式DMA[J].電子設計工程，2013，21（8）：6-9.

[4]WinDriver PCI/ISA/CardBus User，s Manual[R].[S.l.]：Jungo Corpora?tion，2008.

[5]張小佩.基于PCI-E總線的數字電視傳送流接口卡設計[D].天津：天津大學，2012.

[6]鄭佳，任勇峰，李輝景，等.基于FPGA的多數據采集卡的研究與設計[J].電視技術，2013，37（1）：52-54.

[7]殷玉喆，張繼平，胡菊萍，等.YPbPr分量高清晰度視頻分析儀的研制[J].電視技術，2013，37（10）：101-104.

《電視技術》官方微博上線啦！

Design of DTV TS Transm ission/Acquisition Card Based on PCI Express Bus

LOU Xinlei1，LüWei1，SONG Yuan2
（1.School of Electronic Information Engineering,Tianjin University,Tianjin 300072，China；2.Nanjing Artillery Institute,Hebei Langfang 065000，China）

The design of DTV TS transmission/acquisition card based on PCI Express（PCI-E）bus is presented in this paper. The overall design,hardware interface and software program of the card are introduced in detail,focusing on how to implement high-speed DMA data transfer based on the high bandwidth of PCI Express bus.Finally,an online test is done to the card with SignalTap II of Quartus II 13.0.Experimental results show that the design is adequate for transmitting/capturing multiple DTV transport streams.

PCI-E bus;FPGA;chaining DMA;WinDriver

關注“電視技術雜志”，獲得更多行業資訊！

掃描上面二維碼添加電視技術官方微信，可以獲得更多行業資訊！

TN873

A

?? 盈

2014-08-11

【本文獻信息】婁新磊，呂衛，宋垣.基于PCI Express總線的數字電視傳送流發送/采集卡設計[J].電視技術，2014，38（21）.

國家自然科學基金項目（61271069）

婁新磊（1990—），碩士生，主研嵌入式系統設計；

呂 衛，博士，副教授，主研數字視頻技術和嵌入式系統設計；

宋 垣，講師，主研計算機仿真。