一種通用聲吶信號源的設計

江先軍

摘 要： 在設計主動聲吶系統時，為了使聲吶系統能夠在不同的工作環境中達到最佳效果，需要設計相應的聲吶波形。采用ADI公司DDS芯片AD9959設計了一種可編程的通用多通道聲吶信號源，可生成任意的聲吶信號波形，其具有十分重要的應用前景。

關鍵詞： AD9959； 可編程聲吶信號源； 同步設計； 主動聲吶系統

中圖分類號： TN911.7?34 文獻標識碼： A 文章編號： 1004?373X（2014）11?0068?04

Abstract： In the design of active sonar system， in order to make the sonar system working in different environment achieve the best effect， the appropriate sonar signal waveform needs to be designed. A programmable general multi?channel sonar signal source was designed on the basis of DDS chip AD9959 made by ADI. It can generate arbitrary sonar sigal waveform， and has a bright application prospect.

Keywords： AD9959； programmable sonar signal source； synchronous design； active sonar system

0 引 言

主動聲吶是由聲吶站向水介質中發射特定波形的聲波，利用聲納站收到的回波信號來探測和識別目標，并測定目標的方位，距離以及運動參數，所謂特定波形的聲能是指具有特定的頻率，特定的調制方式以及脈沖長度等的聲波信號[1]。隨著聲吶技術的發展，主動聲吶應用領域也越來越廣泛，根據不同的應用任務和目的，主動聲吶發射波形設計也各不一樣，目前常用的主動聲吶按信號波形分類為脈沖聲吶、連續調頻聲吶、階梯調頻聲吶、雙曲線調頻聲吶、編碼聲吶等，另外為了提高主動聲吶的作用距離，又能較精確地確定目標的方位，現常采用相控陣發射技術，即在聲吶信號源中采用了多波束技術，這些都對聲吶信號源設計提出了更高的要求。本文旨在提出一種基于ADI公司DDS芯片AD9959設計的一種通用聲吶信號源，詳細介紹了其軟硬件設計，聲吶信號源具有多通道同步且波形獨立可調，不僅能滿足相控陣發射信號源要求，而且其各通道信號頻率、脈沖寬度、重復周期、幅值、相位等獨立可調，還能實現線性調頻、調相、調幅，從而滿足各種波形類型的主動聲吶的要求。其輸出頻率能達到幾百MHz，還能應用于雷達領域，作為雷達信號源，具有較好的應用前景[2]。

1 聲吶信號源硬件設計

本文設計的通用聲吶信號源硬件是以ADI公司的多片DDS芯片AD9959為中心， 結合計算機、單片機和FPGA構成的通用主控電路、時鐘分配及同步電路、信號調理電路以及模式顯示電路構成。信號模式參數由計算機通過RS 232串口進行發送，先由單片機接收，經單片機初步處理后發往FPGA，FPGA再根據所接收參數控制多片AD9959 完成相應的信號輸出，時鐘分配及同步電路利用兩片時鐘分配芯片AD9510分別為多片AD9959芯片提供同樣的參考時鐘以及同步時鐘，實現多片AD9959芯片間各通道信號同步。由于在聲吶系統的實際應用中，大部分采用脈沖聲吶信號，因此FPGA還完成了一定的脈沖輸出功能，對AD9959輸出的連續波進行調制，形成所需的脈沖調制信號。

1.1 AD9959芯片介紹

AD9959 芯片是一款性價比高、集成度高、功耗低的四通道DDS芯片，其芯片內部結構如圖1所示。

具有如下特點：四個DDS通道且其頻率、相位、幅度獨立可調，擁有單獨的控制字，能靈活地提供高分辨率的頻率、相位、幅度控制，通道之間隔離度大于65 dB，產生信號頻率范圍廣、信號穩定；具有眾多的工作方式，除了單頻工作方式外，還具備多種調制工作方式（包括FSK，PSK，ASK） 和線性掃描方式（包括頻率掃描、相位掃描、幅度掃描）[3]；通過串行I/O口形成的增強型SPI串口提供了多種配置功能，同傳統的DDS器件是兼容的；具有低功耗的特點，還可通過軟硬件控制省電方式；提供的PLL倍頻器可以通過軟件編程在4～20之間設定，使得最大可輸出200 MHz頻率信號；采用一個公用的參考時鐘可同步四個獨立的DDS通道，另外還具備多芯片同步功能，方便了信號通道的擴展，避免了由于器件差異引起的時鐘同步困難的問題。因為其具有如上的特點，所以目前被廣泛地應用于聲吶以及雷達領域中[4]。

1.2 聲吶信號源構成及工作原理

用戶通過計算機設置所要產生信號的參數，并通過RS 232串口將其傳輸給單片機，單片機對信號參數進行初步處理并控制顯示模塊顯示當前狀態信息，最后將處理后參數傳輸給FPGA，FPGA接收到信號參數后通過控制各個波形發生模塊產生所需要的信號，FPGA還可作為脈沖發生器，對波形發生模塊發出的連續波進行調制，從而形成脈沖調制信號；波形發生模塊利用DDS技術，采用ADI公司的DDS芯片AD9959產生信號，同步模塊使得多片AD9959芯片嚴格保持同步，由于AD9959芯片產生的是差分電流信號，因此后面的信號調理電路第一級為I/V變換器，將差分電流信號轉換為單端電壓信號，再次為了增強聲吶信號源的驅動能力，采用推免式功率放大電路提高聲吶信號源的輸出驅動能力[5]。聲吶信號源硬件結構框如圖2所示。

1.3 多路信號同步設計

由于此設計為多通道信號源，因此需使用多片AD9959芯片實現，使它們協同工作同步輸出多路信號，多個芯片各通道之間的同步設計是關鍵。信號源各通道的同步由圖2中同步模塊協調完成，其可保證各通道輸出信號的頻率、相位的同步。

各通道輸出頻率的一致性主要由各芯片所使用外部參考時鐘一致性決定，因此這里采用一片AD9510時鐘分配芯片為多片AD9959芯片提供參考時鐘，如圖3所示，AD9510芯片外接一個無源晶振，內部產生多路頻率信號輸出給各片AD9959芯片作為參考時鐘，從而能保證頻率的一致性。

相位的一致性取決于單個AD9959芯片內部4個通道信號的相位同步以及多片AD9959芯片之間的信號相位同步。單片AD9959芯片內部利用一個公用的參考時鐘實現了四個獨立的DDS 通道的相位同步，所以本聲吶信號源的多通道相位同步設計的主要難點在于實現多片AD9959芯片之間的相位同步[6]。而多片AD9959芯片的相位同步設計主要在于多片AD9959芯片內部時序同步、各芯片外部參考時鐘同步、輸入端口I/O_UPDATE以及P0～P3的輸入控制信號必須與AD9959芯片輸出的SYNC_CLK時鐘信號同步。這里詳細介紹四片AD9959實現16通道信號源同步設計，如圖3所示，在硬件電路設計時，將一片AD9510的四個輸出給四片AD9959芯片提供參考時鐘，保證了其外部參考時鐘同步；然后將主AD9959芯片的SYNC_OUT輸出引腳直接連接至另一片AD9510芯片的時鐘輸入端，再將AD9510芯片輸出連接到另外三片從AD9959芯片的SYNC_IN輸入引腳，從而保證了四片AD9959芯片之間時序同步；最后將各AD9959芯片SYNC_CLK引腳輸出時鐘給各主控制器FPGA，從而實現FPGA輸出給AD9959芯片輸入端口I/O_UPDATE和P0～P3的控制信號與SYNC_CLK信號同步[7]。

另外在進行PCB板制作時，四片AD9959均勻排列，兩片AD9510分布于AD9959芯片周圍，布線時采用蛇形差分方式走線，保證各個AD9959芯片到AD9510時鐘分配輸出端口距離相等， 以確保各通道信號發生的同步。

1.4 AD9959控制接口

AD9959的控制接口分為三類，分別為通信接口、調制方式設置接口以及其他接口。

其中通信接口為增強型SPI接口，用于FPGA操作AD9959的寄存器，由AD9959的SCLK和SDIO_0：3共5個I/O口實現，SCLK為串行傳輸數據的時鐘輸入端，在該端的上升沿觸發時，FPGA向AD9959寫入參數，在其下降沿時可讀出數據，此設計FPGA不向AD9959讀數據；SDIO_0：3為串行數據傳輸引腳，用于FPGA向AD9959寫入數據。由于AD9959有四個串行傳輸數據引腳（SDIO_0：3），因此可通過配置AD9959的寄存器CSR<2：1>來實現最多達四種串行傳輸數據模式，分別是單比特兩線模式，單比特三線模式，雙比特模式和四比特模式。本設計的聲吶信號源設置寄存器CSR<2：1>為11，采用4 b模式，SDIO_0：3四個引腳同時作為數據傳輸引腳，這樣每個時鐘周期可傳輸四位數據，故傳送1 B的數據信息只需要兩個時鐘周期，提高了系統的響應速度。

調制方式設置接口由P0～P3組成，用于控制調制方式（不調制、調頻、調相、調幅）以及調制模式（2級調制、4級調制、8級調制、16級調制以及掃頻模式）的選擇，這四個引腳中的任何一個引腳信號的變化都能觸發芯片將串行口緩存器中數據更新到激活的寄存器中，與I/O_UPDATE信號的上升沿作用相當，這幾個端信號變化必須與SYNC_CLK信號保持同步，并要滿足建立時間與保持時間的要求。

其他接口主要有：PWR_DWN _CYL為外部電源掉電控制引腳，設置為1時支持外部開關，為0時不支持，本設計為不支持；CLK _MODE_SEL 為外接頻率源選擇口線，可以選擇接時鐘源振蕩器（0）或晶振（1），這里設置為0，選擇外接時鐘源，由AD9510提供外部參考時鐘信號；I/O _UPDATE為寄存器更新時的觸發信號；/CS 為片選信號，使得多片AD9959芯片可分時共用FPGA的同一組SPI串口；SYNC_CLK是用來同步多片AD9959芯片以及外圍的FPGA。

2 聲吶信號源軟件設計

根據控制命令傳輸的途徑依次介紹此信號源軟件設計，主要包括上位機程序設計、單片機程序設計和FPGA程序設計。

2.1 上位機程序設計

上位機軟件主要完成信號參數的配置以及將數據通過RS 232串口發送到單片機，并接收處理單片機返回的應答信息，顯示當前狀態等功能。上位機程序采用MFC編寫，界面上可以輸入生成常用聲吶信號的各種參數，比如各通道的信號頻率、相位延時、脈沖寬度、信號周期等，由于目前常用的聲吶信號有單頻信號（CW）、線性調頻信號（LFM）和正弦調頻信號（SFM）等，用戶還可以通過下拉列表選擇常用聲吶信號。軟件中利用了Microsoft公司提供的簡化Windows下串行通信編程的ActiveX控件（簡稱MSComm控件）實現與單片機之間串口通信功能。上位機軟件流程如圖4所示。

2.2 單片機程序設計

單片機程序實現的功能主要包括與計算機通信、參數的初步處理、狀態顯示以及與FPGA數據交換等功能。程序流程如圖5所示，首先進行單片機初始化設置，包括串口初始化、狀態參數初始化等，然后打開串口接收中斷，最后進入無限循環刷新狀態參數顯示。當串口收到數據后，進入中斷服務程序，首先關閉中斷，在中斷服務程序中完成上位機發送數據的接收，并給上位機返回應答信息，進行數據預處理，更新狀態參數，并將預處理后信息參數傳輸給FPGA，最后再打開中斷并退出中斷服務程序。

2.3 FPGA程序設計

聲吶信號源中，采用了Altera公司的低成本Cyclone系列的FPGA，型號為EP1C12F256I8N，性價比高，能滿足本聲吶信號源的需求。使用FPGA作為控制器設計系統，當系統需求改變時，不需進行硬件的更改，只需適當修改FPGA內部程序即可，因此使用非常方便靈活，本聲吶信號源具有較好的可維護性和擴展性。

FPGA程序主要完成了接收單片機發送來的指令信息并根據指令完成對AD9959各通道的頻率、相位、幅度控制。AD9959芯片中每個DDS通道輸出的信號頻率都由32位頻率分辨率控制字決定，其輸出頻率可以通過下式來計算：

[f0=FTW?fs232， 0≤FTW≤231]

式中：[fs]為系統采樣時鐘；[FTW]為頻率控制字；[f0]為DDS 輸出信號頻率。此外每個DDS通道都由14位相位控制字和10位幅度控制字決定其相位和幅值，其輸出相位和幅度可通過下式計算：

[φ=POW214×360°，] POW表示相位控制字

[A=ACR210×Vmax，] ACR表示幅度控制字

FPGA發送命令操作AD9959是通過讀寫其寄存器實現的，所操作寄存器地址為0x03～0x18，為4個DDS通道所共享，當需要進行各個通道單獨控制時，需設置其中通道寄存器CSR<7：4>的值。FPGA向AD9959發送控制命令分為指令階段和數據階段，指令階段規定了是讀操作還是寫操作，并且指定了要操作的寄存器地址，格式見表1，最高位MSB為1表示讀，為0表示寫，最低5位表示了所要操作的寄存器地址，取值為0x03～0x18，D6：D5為預留位，暫不使用。

3 結 語

此聲吶信號源很好利用了AD9959芯片的特點，以多片AD9959芯片為核心，采用單片機和FPGA作為主控電路，實現了一種可編程產生任意波形的多通道通用信號源，其體積小、功耗低、成本低、人機交互良好，而且輸出信號頻率范圍廣，信號穩定，頻率、相位和幅度分辨率高，可滿足主動聲吶在不同環境中對聲吶波形的需求，具有較好的應用前景。

參考文獻

[1] 田坦.聲吶技術[M].哈爾濱：哈爾濱工程大學出版社，2010.

[2] 王志明，高梅國，商蓉蓉.一種基于DDS技術的新型寬帶雷達信號源的設計[J].通信設備，2006，22（9）：58?60.

[3] 陳嘉佳，潘志浩，王天麟.一種基于DDS芯片AD9959的高精度信號發生器[J].自動化儀表，2007，28（4）：50?53.

[4] Analog Device Inc. AD9959 datasheet [R]. USA： Analog Device Inc， 2005.

[5] 王海濱，申連洋.基于AD9959的多體制雷達信號源的設計[J].現代電子技術，2007，30（19）：107?109.

[6] Analog Device Inc.AD9510 datasheet [R]. USA： Analog Device Inc， 2005.

[7] 李冰，楊其華，劉鋼海.基于DDS的8通道同步寬帶信號源設計[J].電子技術，2008，2（3）：33?36.

FPGA程序主要完成了接收單片機發送來的指令信息并根據指令完成對AD9959各通道的頻率、相位、幅度控制。AD9959芯片中每個DDS通道輸出的信號頻率都由32位頻率分辨率控制字決定，其輸出頻率可以通過下式來計算：

[f0=FTW?fs232， 0≤FTW≤231]

式中：[fs]為系統采樣時鐘；[FTW]為頻率控制字；[f0]為DDS 輸出信號頻率。此外每個DDS通道都由14位相位控制字和10位幅度控制字決定其相位和幅值，其輸出相位和幅度可通過下式計算：

[φ=POW214×360°，] POW表示相位控制字

[A=ACR210×Vmax，] ACR表示幅度控制字

FPGA發送命令操作AD9959是通過讀寫其寄存器實現的，所操作寄存器地址為0x03～0x18，為4個DDS通道所共享，當需要進行各個通道單獨控制時，需設置其中通道寄存器CSR<7：4>的值。FPGA向AD9959發送控制命令分為指令階段和數據階段，指令階段規定了是讀操作還是寫操作，并且指定了要操作的寄存器地址，格式見表1，最高位MSB為1表示讀，為0表示寫，最低5位表示了所要操作的寄存器地址，取值為0x03～0x18，D6：D5為預留位，暫不使用。

3 結 語

此聲吶信號源很好利用了AD9959芯片的特點，以多片AD9959芯片為核心，采用單片機和FPGA作為主控電路，實現了一種可編程產生任意波形的多通道通用信號源，其體積小、功耗低、成本低、人機交互良好，而且輸出信號頻率范圍廣，信號穩定，頻率、相位和幅度分辨率高，可滿足主動聲吶在不同環境中對聲吶波形的需求，具有較好的應用前景。

參考文獻

[1] 田坦.聲吶技術[M].哈爾濱：哈爾濱工程大學出版社，2010.

[2] 王志明，高梅國，商蓉蓉.一種基于DDS技術的新型寬帶雷達信號源的設計[J].通信設備，2006，22（9）：58?60.

[3] 陳嘉佳，潘志浩，王天麟.一種基于DDS芯片AD9959的高精度信號發生器[J].自動化儀表，2007，28（4）：50?53.

[4] Analog Device Inc. AD9959 datasheet [R]. USA： Analog Device Inc， 2005.

[5] 王海濱，申連洋.基于AD9959的多體制雷達信號源的設計[J].現代電子技術，2007，30（19）：107?109.

[6] Analog Device Inc.AD9510 datasheet [R]. USA： Analog Device Inc， 2005.

[7] 李冰，楊其華，劉鋼海.基于DDS的8通道同步寬帶信號源設計[J].電子技術，2008，2（3）：33?36.

FPGA程序主要完成了接收單片機發送來的指令信息并根據指令完成對AD9959各通道的頻率、相位、幅度控制。AD9959芯片中每個DDS通道輸出的信號頻率都由32位頻率分辨率控制字決定，其輸出頻率可以通過下式來計算：

[f0=FTW?fs232， 0≤FTW≤231]

式中：[fs]為系統采樣時鐘；[FTW]為頻率控制字；[f0]為DDS 輸出信號頻率。此外每個DDS通道都由14位相位控制字和10位幅度控制字決定其相位和幅值，其輸出相位和幅度可通過下式計算：

[φ=POW214×360°，] POW表示相位控制字

[A=ACR210×Vmax，] ACR表示幅度控制字

FPGA發送命令操作AD9959是通過讀寫其寄存器實現的，所操作寄存器地址為0x03～0x18，為4個DDS通道所共享，當需要進行各個通道單獨控制時，需設置其中通道寄存器CSR<7：4>的值。FPGA向AD9959發送控制命令分為指令階段和數據階段，指令階段規定了是讀操作還是寫操作，并且指定了要操作的寄存器地址，格式見表1，最高位MSB為1表示讀，為0表示寫，最低5位表示了所要操作的寄存器地址，取值為0x03～0x18，D6：D5為預留位，暫不使用。

3 結 語

此聲吶信號源很好利用了AD9959芯片的特點，以多片AD9959芯片為核心，采用單片機和FPGA作為主控電路，實現了一種可編程產生任意波形的多通道通用信號源，其體積小、功耗低、成本低、人機交互良好，而且輸出信號頻率范圍廣，信號穩定，頻率、相位和幅度分辨率高，可滿足主動聲吶在不同環境中對聲吶波形的需求，具有較好的應用前景。

參考文獻

[1] 田坦.聲吶技術[M].哈爾濱：哈爾濱工程大學出版社，2010.

[2] 王志明，高梅國，商蓉蓉.一種基于DDS技術的新型寬帶雷達信號源的設計[J].通信設備，2006，22（9）：58?60.

[3] 陳嘉佳，潘志浩，王天麟.一種基于DDS芯片AD9959的高精度信號發生器[J].自動化儀表，2007，28（4）：50?53.

[4] Analog Device Inc. AD9959 datasheet [R]. USA： Analog Device Inc， 2005.

[5] 王海濱，申連洋.基于AD9959的多體制雷達信號源的設計[J].現代電子技術，2007，30（19）：107?109.

[6] Analog Device Inc.AD9510 datasheet [R]. USA： Analog Device Inc， 2005.

[7] 李冰，楊其華，劉鋼海.基于DDS的8通道同步寬帶信號源設計[J].電子技術，2008，2（3）：33?36.