高速PCB板諧振仿真與分析

孟晶　俞能杰

摘 要： 諧振是電源完整性一大問題，PCB電源平面間諧振振幅過大，會導致電源分配系統（PDS）工作異常，甚至成為EMI輻射源，故在PCB詳細設計階段需開展諧振仿真分析并消除諧振，從而提高設計成功率。為消除諧振，首先利用SIWAVE軟件對電源地平面間諧振情況進行仿真分析，找出諧振點，然后合理選用布局去耦電容，消除400 MHz以下頻段諧振影響。通過調整PCB疊層及層間距消除400 MHz以上頻段諧振影響。通過實例仿真分析，依據工程經驗，實現了快速估算去耦電容的計算方法，并證明了其正確性。

關鍵詞： 電源完整性； 諧振； SIWAVE仿真分析； 去耦電容

中圖分類號： TN710?34 文獻標識碼： A 文章編號： 1004?373X（2014）10?0144?03

Abstract： Resonance is a major problem of power integrity. If the resonance amplitude between PCB power planes is too large， it may cause PDS work abnormal， even cause the power planes to become EMI emitter， so in the detailed PCB design stage， simulation analysis of resonance and eliminating resonance are needed for improving the success rate of the design. To eliminate resonance， first， the SIWAVE is used to simulate and analyze the resonance between the power planes to find the resonance point， and then the decoupling capacitor is selected and layouted reasonably， so as to eliminate the influence caused by the resonance below 400 MHz frequency， and eliminate the influence caused by the resonance above 400 MHz frequency by adjusting the PCB overlayers and the space between overlayers. Based on engineering experience， a rapid calculation method to estimate the value of the decoupling capacitors was achieved. Its correctness was proved with simulation analysis on example.

Keywords： power integrity； resonance； SIWAVE simulating and analysis； decoupling capacitor

0 引 言

隨著微電子技術的不斷發展，更多功能的模擬和數字電路被制作或集成到單個芯片中[1]。當大量高速開關器件同時快速切換狀態時，就會產生電源噪聲，干擾周圍的高速信號，并且由于噪聲容限變小，嚴重時，可引發芯片的誤動作，造成不利影響。因此對電源完整性的研究顯得越來越重要[2?3]。

作為電源完整性的一大問題，諧振是指能量被夾在兩個平行板（power and ground plane）之間，因原始信號與其反射信號同相（phase add）而形成共振腔效應。在中低頻時，電源地平面對可當作一個理想電容來看待，其ESR和ESL都很小，在頻率達到某一個高頻段時，電源地平面間變成了一個諧振腔，等效為RLC串并聯電路，在諧振頻率點附近，平面對地阻抗變得很大，從而引發電源完整性問題[4]。

1 諧振帶來的問題

若諧振落在了設計關注的頻段內，帶來的問題，需要從三方面來分析：一方面諧振過大，在諧振點處電源波動過大，穩壓電源芯片VRM無法實時響應負載對于電流需求的快速變化，會出現電源跌落，從而產生電源噪聲[5]；第二方面在諧振點處，電源表現的高阻抗，使的部分噪聲和信號能量無法在電源分配系統（PDS）中找到回流路徑，最終會從PCB板輻射出去，造成EMI問題[6]；最后一個方面，若諧振點與板上器件工作頻率相同，將引起共振。無論哪種情況發生，都將導致板卡性能下降，甚至設計失敗，從而延長設計周期和增加設計成本。因而，為了將問題控制在設計初期，需要在進行PCB設計時開展諧振仿真分析，及時發現存在問題，通過計算，并利用仿真工具優化設計。

2 消除諧振的方法

當前，電源完整性諧振問題主要通過兩個途徑解決，即安裝去耦電容和優化PCB的疊層設計及布局布線。在高速系統工作速率低于400 MHz時，在恰當位置安裝合適的去耦電容，有助于減小電源完整性問題；當系統速率更高時，去耦電容作用減小。這時，只有通過優化PCB層間距設計及布局布線，降低電源電壓，以及適當匹配，降低反射等辦法解決電源完整性問題[7]。之所以是400 MHz，是由于受限于去耦電容能力，眾所周知，理想電容實際上是不存在的（在極低頻情況下，才將電容看作理想電容），實際電容總會存在一些寄生參數，在高頻情況下，其ESL、ESR參數將極其重要。一個電容器可用一個等效串聯電路來表示[8]，如圖 1所示。

4 結 語

諧振問題是電源完整性的一大問題，在高速PCB設計中需在設計初期對其進行控制。不同頻段的諧振有不同的處理方法。針對400 MHz以下頻段，通過合理選用布局去耦電容，達到消除諧振的目的；而針對400 MHz以上頻段，通過調整PCB疊層及層間距可達到同樣目的。本文依據工程經驗，實現了快速估算去耦電容的計算方法，并通過實例仿真分析，證明了其正確性。

參考文獻

[1] SRIDHARAN V， SWAMINATHAN M， BANDYOPADHYAY T. Enhancing signal and power integrity using double sided silicon interposer [J]. IEEE Microwave and Wireless Components Letters， 2011， 21（11）： 598?600.

[2] 閆靜純，李濤，蘇浩航.高速高密度PCB電源完整性分析[J].電子器件，2012（3）：296?299.

[3] 周子琛，申振寧.高速嵌入式系統中的電源完整性設計方法[J].單片機與嵌入式系統應用，2010（3）：19?21.

[4] 申偉，唐萬明，王楊.高速PCB電源完整性分析[J].現代電子技術，2009，32（12）：213?218.

[5] SWAMINATHAN M， KIM J， NOVAK I， et a1. Power distribution networks for system on package：status and challenges [J]. IEEE Transactions on Advanced Packaging， 2004， 27（2）： 286?300.

[6] 吳聽，錢照明，龐敏熙.開關電源印刷電路板電磁兼容問題的研究[J].電子與信息學報，2001，23（2）：181?186.

[7] 白同云.高速PCB電源完整性研究[J].中國電子科學研究院學報，2006（1）：22?31.

[8] 包興，胡明.電子器件導論[M].北京：北京理工大學出版社，2001.

[9] 李學平，李玉山.基于Ansofl仿真分析的SSN解決方案探討[J].微型機與應用，2011，30（4）：68?70.

[10] WU Tzong?Lin， CHUANG Hao?Hsiang， WANG Ting?Kuang. Overview of power integrity solutions on package and PCB： decoupling and EBG isolation [J]. IEEE Transactions on Electromagnetic Compatibility， 2010， 52（2）： 346?356.

參考文獻

[1] SRIDHARAN V， SWAMINATHAN M， BANDYOPADHYAY T. Enhancing signal and power integrity using double sided silicon interposer [J]. IEEE Microwave and Wireless Components Letters， 2011， 21（11）： 598?600.

[2] 閆靜純，李濤，蘇浩航.高速高密度PCB電源完整性分析[J].電子器件，2012（3）：296?299.

[3] 周子琛，申振寧.高速嵌入式系統中的電源完整性設計方法[J].單片機與嵌入式系統應用，2010（3）：19?21.

[4] 申偉，唐萬明，王楊.高速PCB電源完整性分析[J].現代電子技術，2009，32（12）：213?218.

[5] SWAMINATHAN M， KIM J， NOVAK I， et a1. Power distribution networks for system on package：status and challenges [J]. IEEE Transactions on Advanced Packaging， 2004， 27（2）： 286?300.

[6] 吳聽，錢照明，龐敏熙.開關電源印刷電路板電磁兼容問題的研究[J].電子與信息學報，2001，23（2）：181?186.

[7] 白同云.高速PCB電源完整性研究[J].中國電子科學研究院學報，2006（1）：22?31.

[8] 包興，胡明.電子器件導論[M].北京：北京理工大學出版社，2001.

[9] 李學平，李玉山.基于Ansofl仿真分析的SSN解決方案探討[J].微型機與應用，2011，30（4）：68?70.

[10] WU Tzong?Lin， CHUANG Hao?Hsiang， WANG Ting?Kuang. Overview of power integrity solutions on package and PCB： decoupling and EBG isolation [J]. IEEE Transactions on Electromagnetic Compatibility， 2010， 52（2）： 346?356.

參考文獻

[1] SRIDHARAN V， SWAMINATHAN M， BANDYOPADHYAY T. Enhancing signal and power integrity using double sided silicon interposer [J]. IEEE Microwave and Wireless Components Letters， 2011， 21（11）： 598?600.

[2] 閆靜純，李濤，蘇浩航.高速高密度PCB電源完整性分析[J].電子器件，2012（3）：296?299.

[3] 周子琛，申振寧.高速嵌入式系統中的電源完整性設計方法[J].單片機與嵌入式系統應用，2010（3）：19?21.

[4] 申偉，唐萬明，王楊.高速PCB電源完整性分析[J].現代電子技術，2009，32（12）：213?218.

[5] SWAMINATHAN M， KIM J， NOVAK I， et a1. Power distribution networks for system on package：status and challenges [J]. IEEE Transactions on Advanced Packaging， 2004， 27（2）： 286?300.

[6] 吳聽，錢照明，龐敏熙.開關電源印刷電路板電磁兼容問題的研究[J].電子與信息學報，2001，23（2）：181?186.

[7] 白同云.高速PCB電源完整性研究[J].中國電子科學研究院學報，2006（1）：22?31.

[8] 包興，胡明.電子器件導論[M].北京：北京理工大學出版社，2001.

[9] 李學平，李玉山.基于Ansofl仿真分析的SSN解決方案探討[J].微型機與應用，2011，30（4）：68?70.

[10] WU Tzong?Lin， CHUANG Hao?Hsiang， WANG Ting?Kuang. Overview of power integrity solutions on package and PCB： decoupling and EBG isolation [J]. IEEE Transactions on Electromagnetic Compatibility， 2010， 52（2）： 346?356.