頻率可調的環形振蕩器設計

趙盼盼，韓 良

（哈爾濱工業大學（威海）微電子中心，威海264209）

頻率可調的環形振蕩器設計

趙盼盼，韓 良

（哈爾濱工業大學（威海）微電子中心，威海264209）

設計和仿真了一種環形振蕩器，采用五級延遲單元輸入輸出相連接的方式產生振蕩頻率，延遲單元采用的是差分結構，可以有效避免噪聲。同時對于延遲單元的尾電流源通過給予兩種不同的基準電流，使得振蕩器可以產生兩種不同的振蕩頻率。在Smic 0.18μm工藝下進行仿真，得到振蕩頻率分別為400KHz和250KHz，同時使得這兩種不同頻率的低電平時間相等，使其可以很好的運用于PFM模式的升壓DC-DC轉換器中，性能滿足設定要求。

環形振蕩器；差分延遲單元；頻率可調

1 引 言

電壓模式PFM升壓DC-DC轉換器中，需要振蕩器電路來實現其電路脈沖頻率調制的功能。振蕩器一般可以分為LC振蕩器、晶體振蕩器和環形振蕩器，這三種結構各有優缺點［1］。其中LC振蕩器一般可以產生較高的振蕩頻率，但是其結構比較復雜，需要大的電感和電容，因此占用的面積較大，而且不能由標準CMOS工藝實現。晶體振蕩器精確度最高且不受溫度和電源電壓的影響，但是其成本太高，一般運用于對頻率精確度要求很高的電路。環形振蕩器結構比較簡單，一般采用多個延遲單元輸入輸出相連，且可以用標準CMOS工藝實現，其芯片面積小，多用在中低頻電路中，因此環形振蕩器可以很好的運用于電壓模式的PFM升壓DC-DC轉換器中。

環形振蕩器的基本原理是將延遲單元輸入輸出相接，在一定條件下就可以產生振蕩頻率，延遲單元一般主要分為單端輸入輸出和差分兩種結構。對于單端結構，必須是奇數個（大于等于3）延遲單元輸入輸出相接才能產生振蕩，單端環形振蕩器結構如圖1所示。

圖1 單端環形振蕩器結構

對于差分結構，可以分為偶數級和奇數級［2］。若采用偶數級（大于等于4）延遲單元，則其中一級采用正正相接的方式，剩下的級采用正負相接的方式，該結構原理圖如圖2所示。若采用奇數個（大于等于3）相連接，則每一級都要正負相接的方式，原理圖如圖3所示。

圖2 差分偶數級環形振蕩器結構

圖3 差分奇數級環形振蕩器結構

由于差分結構的延遲單元相對于單端來說，具有抗噪聲能力強，頻率穩定的特點，所以采用差分結構作為延遲單元組成環形振蕩器。

2 延遲單元電路設計

采用五級差分結構的延遲單元構成環形振蕩器，結構如圖3所示。差分結構延遲單元大體可以分為電阻負載型、二極管負載型、電流源負載型、反饋信號控制型等多種結構［3］，每種結構的延遲時間都與電容充放電的路徑有關。采用一種附加了電流源的二極管連接的差分結構作為延遲單元［4］，電路結構如圖4所示。

圖4 附加電流源的二極管連接的差分延遲單元

圖4中M1、M2管是差分結構的輸入差動對管，M0管是用NMOS管組成的尾電流源，就是通過控制尾電流源中的電流不同實現頻率可調的。M3、M4管是二極管連接的負載結構，M5、M6管是與之對應的附加電流源結構，這樣做的目的是為了提高電路的電壓增益和抗干擾能力，輸入晶體管的偏置電流一部分可以由PMOS電流源提供，那么流過二極管負載M3、M4管的電流就降低了。對于給定的柵源電壓，相當于把晶體管的跨導降低了，所以電路的增益就增加了。

圖4中差分延遲單元的延遲時間td與電路中的尾電流I、負載電容CL以及輸出電壓變化量ΔV的關系可以寫成［5］：

由（1）可以看出延遲時間和尾電流源成反比，尾電流越大，延遲時間越小，振蕩頻率就越大，通過給尾電流源提供不同的電流，使得延遲時間不同，進而可以產生可調的振蕩頻率。

3 頻率可調的實現

電壓模式PFM升壓DC-DC轉換器的設計中，由于采用的是脈沖頻率調制（PFM）的方法，因此就需要調節控制電路中振蕩器的頻率實現對輸出電壓的調節作用。調節振蕩器頻率則一般通過振蕩器產生兩種不同頻率的方法來實現，這就要求振蕩器在不同的控制信號下能產生兩種頻率的振蕩。

在現有文獻中，兩種頻率振蕩器的設計都是通過環形振蕩器在不同控制信號下充放電路徑不同來實現的。如電子科技大學石剛同學在其碩士論文《一種PFM升壓型DC／DC的設計研究》中所述的頻率可調的環形振蕩器如圖5所示［6］。

圖5中可以看出，環形振蕩器采用的是單端輸入輸出結構的延遲單元。控制信號為COMP1，在其為低電平時，管子M3關閉，則電源電壓只能通過管子M1對電容C2進行充電，此時得到一種振蕩頻率；當控制信號COMP1為高電平時，管子M3開啟，則電源電壓可以通過管子M1和管子M2、MP3一起對電容C2充電，則此時充電電流增大，延遲單元的延遲時間變小，頻率上升。電路就是通過這種方式實現環形振蕩器頻率可調的。

設計了一種區別于上述結構的頻率可調的環形振蕩器。延遲單元采用的是差分結構，通過在不同的控制信號下，給予差分延遲單元的尾電流源提供不同的電流來實現頻率可調。差分延遲單元中尾電流源和PMOS負載電流源都需要合適的偏置電壓來滿足正常工作，設計的偏置電路是全文的核心，這個偏置電路既可以產生合適的偏置電壓使差分延遲單元正常工作，又能在不同控制信號下提供不同的偏置電流實現頻率可調功能，電路如圖6所示。

圖5 現有文獻中采用的頻率可調環形振蕩器結構

圖6 差分延遲單元偏置電路圖

圖6中管子M1、M2、M3、M4和電阻R組成與電源無關的電流偏置電路，其中M3、M4管的寬長比相同，M2管的寬長比是M1管寬長比的K倍，得到的電流是一個與電源電壓無關的量［7］。

M5管和M6管具有不同的寬長比，進而可以復制M4中電流產生不同電流。M7、M8管是起到選擇作用的器件，控制信號Vctrl來自于比較器輸出，作用于管M7、M8的柵極。

當控制信號Vctrl為高電平時，管M7導通，管M8關閉，此時M5管的電流流向M9管產生偏置電壓和電流。當控制信號Vctrl為低電平時，管M8導通，管M7關閉，此時M6管的電流流向M9管產生偏置電壓和電流。差分延遲單元尾電流源復制M9管中電流，因為管子M5、M6的寬長比不同，所以電流就不同，進而使得延遲單元中尾電流源的電流不同，起到產生不同頻率的作用。下面以電流變小為例講述如何產生兩種頻率，當控制信號Vctrl為低電平時，M6管中電流會流到管子M9中，此電流相比于M5管中電流變小，差分延遲單元尾電流源電流也隨之減小，同時流過管子M10的電流也變小，使得偏置電壓Vb1增大，尾電流源減小和偏置電壓的增大都會使得延遲時間上升，進而使得振蕩頻率降低，電路就可以產生兩種不同的振蕩頻率。

相比于已有的頻率可調的環形振蕩器，設計的環形振蕩器結構簡單，頻率方便可調，頻率精確度高，可以很好的得到所需的振蕩頻率，運用于電壓模式的PFM升壓DC-DC轉換器中。

4 整形電路設計

由于環形振蕩器輸出的電壓不能達到全擺幅和較快的上升，在環形振蕩器后面加入施密特觸發器進行濾波和整形，施密特觸發器的結構如下圖7所示［8］。

圖7 施密特觸發器結構

設計的振蕩器要用于電壓模式PFM升壓DC-DC轉換器中，為了實現脈沖頻率調制的作用，需要振蕩器產生的兩個頻率的低電平時間相同，在周期不同的情況下進而占空比不同實現頻率調節作用，合理設計施密特觸發器的寬長比就能滿足上述要求。

5 仿真結果及分析

為了更好的驗證上文分析，將電路在Smic 0.18μm工藝下進行設計和仿真。環形振蕩器不需要輸入，但需要操作電壓使其發生振蕩。

當控制信號Vctrl為高電平時，電路的仿真結果如圖8所示，可以看出周期為2.5μs，即振蕩頻率為400KHz，低電平的時間是1.1μs，高電平的占空比為56%；當控制信號Vctrl為低電平時，電路的仿真結果如圖9所示，周期為4.0μs，即振蕩頻率為250KHz，低電平的時間也是1.1μs，高電平占空比為72.5%。

圖8 當控制信號Vctrl為高電平時電路的仿真結果

圖9 當控制信號Vctrl為低電平時電路的仿真結果

6 結束語

設計了一款可以產生兩種頻率的環形振蕩器，延遲單元采用差分結構，可以有效避免噪聲和干擾。通過設計偏置電路給予控制信號，使得在不同控制信號下能給延遲單元尾電流源提供不同的電流，進而產生兩種頻率。該電路準確度高，易于控制，可以很好的用于PFM模式的DC-DC轉換器中。

［1］胡喬.低壓低功耗頻率可調振蕩器電路設計及仿真［D］.成都：電子科技大學，2011.

［2］程夢璋，景為平.CMOS環型壓控振蕩器的設計［J］.電子科技大學學報，2009，38（2）：305-308.

［3］Roland E.Best Phase-Locked Loops Design，Simulation，and Applications（Fifth Edition）［M］.北京：清華大學出版社，2007.

［4］拉扎維，陳貴燦，等譯.模擬CMOS集成電路設計［M］.西安：西安交通大學出版社，2002.

［5］Krishnakumar Sundarensan.A Process and Temperature Com-pensation in7-MHz CMOSClock Oscillator［J］.IEEE JSSC，2006，l41（2）：433-442.

［6］石剛.一種PFM升壓型DC／DC的設計研究［D］.成都：電子科技大學，2006.

［7］Mahdi Parvize，Amir Khodabakhsh，A Nabavi.Lowpower high-tuning range CMOS ring oscillator VCOs［J］.IEEE International Conference，2008：40-44.

［8］EKEN Y A E，UYEMUR A.A 5.9GHz voltagecontrolled ring oscillator in 0.18μm CMOS［J］.IEEE Jof Solid-State Circuits，2004，39（1）：230-233.

Design on Frequency Adjustable Ring Oscillator

ZHAO Pan-pan，HAN Liang
（Microelectronics Center，Harbin Institute of Technology，Weihai264209，China）

A ring oscillator is designed and simulated in this paper.The five delay unit，using input／outputmethod to generate the oscillation frequency，uses a differential structure to effectively avoid noise.At the same time，two unused reference current ismade for the delay unit tail current source tomake the oscillator generate two different oscillation frequencies.By the process simulation of Smic 0.18μm，the oscillation frequencies of 400KHz and 250KHz are obtained respectively，meanwhile the equal low level time in different frequencies is achieved，which can be well used in PFM mode boost DC-DC converter，and the performance can meet the requirements.

Ring oscillator；Differential delay unit；Adjustable frequency

10.3969／j.issn.1002-2279.2014.04.003

TN4

：A

：1002-2279（2014）04-0008-04

趙盼盼（1989-），女，山東濱州人，工學碩士，主研方向：模擬集成電路設計。

2013-12-16