阻容并聯(lián)端接的研究與仿真

楊 沛

阻容并聯(lián)端接的研究與仿真

楊 沛

端接技術(shù)可以改善高速電路中的信號完整性問題。首先，介紹了多種端接技術(shù)的原理及其各自的優(yōu)勢與不足，然后重點研究了阻容并聯(lián)端接的原理和應用，通過理論分析給出端接方案中器件的取值對電路的影響，并利用電路仿真工具進行驗證，為今后進行高速電路端接設計提供了參考依據(jù)。

信號完整性；高速電路；端接；電路仿真

0 引言

隨著電路板上的信號速度越來越快，端接技術(shù)也變得越來越重要。高速信號在電路板上的傳輸過程中，由于受到芯片和電路板加工工藝的自身的限制以及布線約束，無法完全做到的阻抗一致性，導致了信號反射，串擾，地彈和EMI等一系列信號完整性問題。而端接技術(shù)作為一種改善信號完整性的方案，具有靈活性和低成本的特點，在目前的高速電路中得到了普遍的應用。

1 端接方案

信號完整性的定義是信號線上的信號質(zhì)量[1]，集成電路的切換速度過高，電路的布局布線不合理等都會引起信號完整性問題[2]。其根源就在于阻抗的不一致，端接技術(shù)的目的就是確保高速信號在傳輸過程中，感受到盡可能一致的阻抗，達到阻抗匹配的目的，從而避免各種信號完整性問題的發(fā)生。各種端接技術(shù)各有優(yōu)缺點，需要針對實際需要選用[3]。目前，電路設計中，普遍采用以下幾種端接技術(shù)：

串聯(lián)端接：在發(fā)送端芯片側(cè)，放置一個電阻，其目的就是用來防止從接收端芯片反彈回來的信號在發(fā)送端再次反彈。這種匹配方式只是實現(xiàn)了發(fā)送端的匹配[4]。一般來說，單端信號的傳輸線設計阻抗為50歐姆，發(fā)送端的內(nèi)部電阻有十幾歐姆，為了消除反射，電阻的大小通常為22歐姆或33歐姆，具體采用多大的電阻，可以通過仿真或者實際調(diào)試來確定。串聯(lián)端接的優(yōu)點就是結(jié)構(gòu)簡單，易于實現(xiàn)，缺點是對點到點的拓撲結(jié)構(gòu)效果較好，點到多點的結(jié)構(gòu)效果較差，電阻放置的位置需要進行精確的仿真。

并聯(lián)端接：即在接收端附近與接收端并聯(lián)，或上拉到電源或下拉到地。上拉時，可以提供最夠大的驅(qū)動電流，下拉時也能吸收足夠大的電流。由于接收器的電阻理想情況下是無窮大，并聯(lián)一個50歐姆的電阻，可以消除信號在負載處的反射。并聯(lián)端接的缺點是有直流功耗，并且可能導致直流工作點的偏移。

戴維南端接：借鑒了并聯(lián)端接技術(shù)，上下拉電阻都并聯(lián)在接收端。這種端接可以靈活地調(diào)節(jié)工作點的偏移，且保證阻抗匹配，缺點是直流功耗依然存在，需要慎重的選擇阻值。

阻容并聯(lián)端接：為了克服端接中的直流功耗問題，可采用阻容并聯(lián)匹配，也稱為終端交流匹配，如圖1所示：

圖1 阻容并聯(lián)端接

由于增加了電容，阻隔了直流通路，消除了直流功耗和直流工作點的漂移。但增加的電容也引起了信號邊沿的退化，應用時一定要結(jié)合具體電路進行理論與仿真分析。

2 阻容并聯(lián)端接的理論分析

在高速設計中，連接線是帶有電阻，電容和電感的復雜網(wǎng)絡，需要用分布參數(shù)系統(tǒng)模型來描述[5]，即傳輸線。信號從驅(qū)動器發(fā)出后，假設驅(qū)動器是理想的模型，其內(nèi)阻為0歐姆，信號直接進入50歐姆的傳輸線，經(jīng)過信號線后，到達A點。此時，信號會感受到阻抗的不連續(xù)，發(fā)生反射，其值由反射系數(shù)，如公式（1）：

其中：

Vr 表示反射電壓

Vi表示入射電壓

Z1表示信號之前所在區(qū)域的瞬態(tài)阻抗

Z2表示信號進入之后所在區(qū)域的瞬態(tài)阻抗

ρ表示反射系數(shù)

圖1的相應參數(shù)如下：

代入式（1）后，得公式（2）：

對反射系數(shù)取模值，可以得到反射系數(shù)的幅度大小為公式（3）：

其中：

ω是角頻率，單位弧度/秒

f是頻率，單位是赫茲

C是電容值，單位是法

由此可見，阻容并聯(lián)端接的反射系數(shù)與信號的頻率和電容值的大小有關，假設信號頻率值一定，電容值越高反射系數(shù)越小，當電容值無窮大時，反射系數(shù)接近于0，可以看作電容對此頻率的信號短路，相當于并聯(lián)端接；反之，當電容值趨近于0時，反射系數(shù)趨近于1，相當于斷路，沒有進行任何端接。

驅(qū)動器的邊沿信號的上升或下降速率越快，帶寬越寬，包含的頻率分量也就越高。從公式（3）中可以看出，電容越大越好，這樣可以保證較高頻率的信號也有近似為0的反射系數(shù)，從而近似消除反射。但是電容變大后，其時間常數(shù)也變大，充電時間變長，使得上升沿的上升時間變長，影響電路的時序。因此具體采用多大的容值，需要進行精確的仿真。

3 阻容并聯(lián)端接的仿真

Hyperlynx作為高速信號仿真工具，其通用性，易用性和實用性贏得了廣泛的用戶[6]。它包含布線前仿真工具和布線后仿真工具。前仿工具是Linesim，其特點是用戶可以像原理圖設計一樣進行操作，根據(jù)虛擬的疊層和物理約束，對信號進行what-If仿真，得到的結(jié)果用來指導電路板設計。后仿工具boardsim是電路板設計完成后，對其具體的電路板進行仿真，以用來驗證前仿數(shù)據(jù)或改正電路板的布線約束，從而解決布線后的信號完整性問題。

用Hyperlynx的前仿工具進行阻容并聯(lián)端接中電容值的仿真，如圖2所示：

圖2 Hyperlynx的阻容并聯(lián)端接仿真

圖（2）驅(qū)動器和接收器均采用CMOS3.3v的模型，傳輸線特性阻抗50歐姆，R3=50歐姆。為了比較電容值，先取C3=10pF，再取C3=10uF，比較接收端的上升沿情況，如圖3所示：

圖3 電容取10pF與10uF時，接收端仿真波形

可見如果電容取值較小，則反射越大；如果電容較大，上升沿較緩，可能會對電路的時序產(chǎn)生影響。因此，需要根據(jù)實際應用進行仿真，來確定電容的大小。在Hyperlynx中，就有相應的設計指導Terminator Wizard，運行Terminator Wizard，軟件會自動識別終端方式，并根據(jù)實際情況，得出終端中相應器件的推薦值。如圖4所示：

圖4 Hyperlynx的Terminator Wizard的推薦方案

圖（4）Terminator Wizard提示C3的值過小，推薦采用156pF的電容，點擊apply value后，C3的值變?yōu)?56pF，再次仿真，如圖5所示：

圖5 電容取10pF，10uF與156pF時，接收端仿真波形

此時，接收端沒有反射，信號的上升沿也較為陡峭，是較為折中的方案。

4 總結(jié)

在高速信號電路的設計中，阻容并聯(lián)端接沒有直流功耗，是一種比較通用的端接技術(shù)，但是電容的存在使得信號邊沿變緩。本文對阻容并聯(lián)端接進行了理論分析，同時利用仿真工具進行驗證，并最終給出在仿真電路中的電容值，其理論分析和仿真方法具有普遍性，可以對今后高速信號電路端接設計起到指導作用。

[1] 余永莉.數(shù)字電路設計中的信號完整性分析[J].合肥工業(yè)大學學報(自然科學版), 2004,27(7):843-846.

[2] 肖漢波.高速PCB設計中信號完整性的仿真與分析[J].電訊技術(shù),2006,5:109-113.

[3] 李成,程曉宇,畢篤彥等.基于HyperLynx的高速DSP系統(tǒng)信號完整性仿真研究[J]電子器件,2009,32(2):445-451

[4] 王劍宇,蘇穎. 高速電路設計與實踐[M] 北京:電子工業(yè)出版社 2010.

[5] 周萍.高速PCB板的信號完整性設計[J].電子質(zhì)量，2009,1:32-36.

[6] 邵鵬. 信號/電源完整性仿真分析與實踐[M].北京:電子工業(yè)出版社 2014.

Analysis and Simulation of RC Parallel Termination

Yang Pei
(DragonWave Telecommunication Technology (Shanghai) Co., Ltd., Shanghai200233, China)

Termination is used to improve signal integrity of high-speed circuit. The theory of many kinds of termination is presented, including their advantages and disadvantages, alongside the concentration on theory and application of RC parallel termination. The influence of components’ value from RC parallel termination is discussed in theory, and the result is verified by circuit simulation tools. It provides reference for design and application of termination of high speed circuit.

Signal Integrity; High-Speed Circuit; Termination; Circuit Simulation

TN41

A

1007-757X(2014)10-0038-03

2014.06.30）

楊 沛（1983-），男，山東青島，加微通信技術(shù)（上海）有限公司，工程師，碩士，研究方向：高速電路設計，上海，200233