基于多核DSP處理器DM8168的視頻處理方法

胡志權，楊斌

(西南交通大學 信息科學與技術學院，成都 610031)

基于多核DSP處理器DM8168的視頻處理方法

胡志權，楊斌

(西南交通大學 信息科學與技術學院，成都 610031)

隨著1080P高清視頻以及4K超高清晰視頻的普及和應用，基于傳統單核DSP處理器的視頻信息處理已有些力不從心。為此TI公司推出了一款專門用于高清視頻處理的多核DSP處理器，它擁有4個不同類型的處理器，使得視頻處理達到了一個更高水平。本文分析研究了該處理器的多核DSP結構及應用開發方法，并對多核間的協調工作及負載情況進行了測試分析。

多核；DSP；協處理器；視頻采集

引 言

以DSP為核心的處理器憑借自身硬件結構的優勢和算法優化使得一般的嵌入式產品在視頻應用領域得到了廣泛的應用。隨著高清視頻應用的增多，傳統單核DSP處理器已經不能很好地滿足應用需求了。為此，TI公司推出了一款專門針對高清大數據量快速計算的專用多核DSP處理器DM8168。與傳統單核DSP或ARM+DSP的異構多核結構相比，DM8168集成了4個不同類型的處理器，除了傳統ARM+DSP結構外，DM8168還擁有兩個專門針對高清視頻的圖像處理器。因此，研究如何基于這種復雜的多核DSP進行應用設計，是有一定實用價值的。

本文在一款基于多核DSP DM8168處理器的SEED-DVS8168平臺上，研究了16通道 D1數據格式60 fps的大數據量高速視頻采集及壓縮的實現方法,并且對DM8168實現過程中4個核心處理器的負載進行了測試和分析。

1 硬件平臺結構

TMS320DM816是TI公司推出的達芬奇(DaVinci)硬件平臺。它在DM8168開發板上拓展了16路模擬輸入口，集成了多種外設接口。DM8168硬件平臺為TI的高性能異構多核SoC片上系統，該平臺集成了一個主頻為1.2 GHz的ARM Cortex-A8處理器,一個主頻為1 GHz的C674x DSP以及3個主頻為600 MHz高清視頻圖像協處理器(High Definition Video/Imaging Coprocessor，HDVICP)，以及一個高清視頻處理子系統(Hight Definition Video Processing Subsystem，HDVPSS)。多核DSP系統應用中，各處理器在硬件上相互獨立、相互配合，極大地提升了整個系統的效率。本文針對DM8168集成的4片TVP8158對16路60 fps視頻的采集壓縮過程進行了研究，并對結果進行了分析。硬件平臺結構如圖1所示。

圖1 DM8168硬件結構框圖

ARM Cortex-A8是一款專門針對多任務應用的高性能哈佛結構處理器。本文中ARM Cortex-A8處理器主要用于控制管理各個從處理器，配置和調節各子系統的協同工作，管理外部設備及外部存儲器。

1.2 高清視頻處理子系統HDVPSS

HDVPSS集成了兩個獨立的視頻捕捉輸入端口VIN0、VIN1，每個VIN口又分為A、B兩組，即VIN0A、

VIN0B、VIN1A、VIN1B。每個TVP5158復合了4路視頻送入VIN口，HDVPSS采集到數據之后利用內部硬件把視頻抽離分解出來進行后期處理，捕捉時鐘高達165 MHz。此外，HDVPSS每個視頻輸入端口支持縮放、像素格式轉換、支持1路高達1080P60或8路復用的D1數據處理。功能上，HDVPSS集成了兩個視頻處理引擎，具有去隔行處理、降噪、格式轉換、視頻輸入/輸出等數據處理能力。

1.3 高清視頻協處理器HDVICP

HDVICP是一個視頻編解碼硬件加速器，可以最大支持1080P60標準高清視頻的編解碼流。硬件加速可支持MPEG1/2/4 ASP/SP、H.264 BL/MP/HP、VC-1 SP/MP/AP、RV9/10、AVS-1.0等主流的編解標準。HDVICP集成了運動估計加速引擎、幀內預測估計引擎、熵編/解碼器等硬件模塊。HDVICP直接在硬件上提升了原本復雜的數字圖像處理運算，從而增強了HDVICP的視頻處理能力。HDVICP的內部結構如圖2所示 。

圖2 HDVICP內部結構

在外部，HDVICP與其他處理器之間通過郵箱中斷以及硬件自旋鎖來實現。郵箱中斷通過寫寄存器的方式向某個從處理器發送中斷信號，自旋鎖機制則為訪問系統共享資源提供了完善的解決方案；內部，同步箱負責所有嵌入式模塊的調度，同步各加速器之間的參數以及數據。

1.4 數字信號處理DSP

C674x DSP內核是TMS320C6000 DSP平臺上的高性能浮點數字信號處理器，其除了具有傳統DSP的硬件運算加速器單元外，還具有SPLOOP、壓縮的指令集、增強的指令集、異常處理以及優先級管理，完備的硬件支持使得C674x DSP在應用中具有強大地數據信號處理能力。本系統研究中將傳統的視頻采集及壓縮編碼這類算法從DSP模塊中分離出來，極大地減輕了DSP的負載，使多核DSP協同工作的環境、性能得到了極大的優化。

2 系統軟件設計

DM8168的主處理器是ARM Cortex-A8，開始上電之后U-Boot引導其從ROM中啟動Linux，一旦啟動成功，ARM Cortex-A8便引導從處理器C674x DSP和媒體控制器的電源管理、重啟控制以及設置可執行文件的入口到相應寄存器中，完成這個軟件運行環境的建立。

結合DM8168硬件平臺的特點，軟件系統整體劃分為4個模塊。其中ARM為主控模塊，運行Linux系統，主要負責整個系統的控制以及外設管理；另外3個內核運行BIOS6系統，其中VPSS M3運行在HDVPSS上，主要管理視頻的采集、存儲以及輸入/輸出；Video M3運行在HDVICP上，主要負責視頻的編解碼；C674x DSP主要執行軟件的顯示策略以及用戶算法。軟件結構設計如圖3所示。

圖3 軟件結構設計

多通道視頻處理框架(Multi-channel FrameWork，McFW)中對視頻處理常用的捕獲、壓縮編碼、解碼、顯示等處理過程進行了優化，該框架下的視頻處理以Link為基本處理單位進行。視頻傳遞采集、編碼以及顯示過程大致分為以下幾個過程。

(1) 原始采集過程

系統獲得采集任務之后，首先初始化采集參數，包括采集設備的檢測、需采集的視頻格式、輸出格式等。稍后調用McFW框架下的System_linkCreate()創建Capture Link，調用System_linkStart()進行視頻采集，模擬信號經過主板上集成的4片TV5158解碼芯片之后轉換為16Ch D1 YUV422i 60fps的數字信號傳遞給VPSS協處理器，等待下一步處理。

(2) 視頻處理

VPSS協處理器檢測到視頻輸入以后，對輸入的視頻進行降噪、去隔行處理等，然后將數據傳遞給HDVICP協處理器，DM8168內部集成的3個HDVICP協處理器的視頻編解碼硬件加速支持MPEG4 H.264等視頻的編解碼格式，運行在HDVICP上的視頻編碼子系統(Video Encode Subsystem，VENC)以及視頻解碼子系統(Video Decode Subsystem，VDEC)具體實現16 Ch D1 60 fps的H.264 編碼壓縮/解碼處理。

(3) 視頻的存儲、顯示以及傳輸

HDVICP協處理器壓縮產生的視頻數據，放入內存共享區，供ARM處理器進行后期的網絡傳輸或本地存儲。同時，也將數據傳遞給HDVPSS協處理器實現16 Ch視頻的顯示輸出。

(4) 視頻采集的銷毀

視頻采集結束后，HDVPSS首先調用System_linkStop()停止視頻采集，然后調用System_linkDelete()釋放占用資源。視頻采集編碼過程如圖4所示。

圖4 視頻采集編碼過程

視頻的采集、降噪、壓縮編碼/解碼、顯示都由Host A8進行控制，每個視頻采集過程中的功能都在各自處理上進行了模塊的劃分，以獨立的線程運行。各模塊間通過消息中斷、IPC等方式進行通信，通過共享內存實現數據共享。

3 結果測試與分析

本研究方法中，模擬視頻信號經過主板上集成的4片TVP5158解碼芯片轉換為16Ch D1 YUV422i 60fps數字信號傳遞給HDVPSS協處理器進行降噪、隔行掃描處理，數據預處理之后HDVPSS將數據傳送給HDVICP協處理器進行視頻的H.264壓縮存儲，同時數據也由HDVPSS協處理器的HDMI數據輸出接口輸出到顯示器。多核CPU負載情況統計如表1所列。

表1 多核CPU負載情況統計

實驗結果中，Host A8作為主控處理器，負責多核DSP的任務調度和協調，HDVPSS以及HDVICP協處理器承擔了16 D1視頻的采集以及壓縮編碼工作，處理器負載較均衡。由于協處理器獨立承擔視頻的處理任務，DSP在本設計中只負責SCD算法，負載較小。整體上來看，由于多核DSP DM8168的各個核心處理器之間相互協同工作，整個系統的負載較均衡，整個系統得到了有效的利用，且性能也比較突出。

結 語

[1] TMS320DM816x DaVinci Digital Media Processors Technical Reference Manual [OL].[2014-02]. http://www.xzbu.com/8/view-1684521.htm .pdf.

[2] 劉仕翔.基于DM642 DSP的x264編碼器研究及實現[D].西安：西南交通大學.2010.

[3] 楊振永,王延杰,孫海江,等.基于TMS320DM8168的SOC高清視頻處理系統的設計與實現[J].液晶與顯示,2013,28(5):764-769.

[4] 姜忠兵,羅鈞,楊曉花,等.基于TMS320DM8168的高清視頻編碼技術與實現[J].數據采集與處理,2012,27(6):690-695.

[5] 賈文全,李勇,王軍輝.基于TMS320DM8168硬件平臺的智能網絡視頻監控系統[J].計算機與數字工程,2012,40(9):60-62.

[6] 呂明洲,陳耀武.基于異構多核處理器的H.264并行編碼算法[J].計算機工程,2012,38(16):35-38.

Video Processing Method Based on Multi-core DSP Processor DM8168

Hu Zhiquan,Yang Bin

(School of Information Science & Technology, Southwest Jiaotong University, Chengdu 610031, China)

With the popularity and application of 1080P high-definition video and 4K ultra high-definition video, the video information processing based on traditional single-core DSP processor has been inadequate.TI's multi-core DSP processor for high-definition video processing has four different types of processors, so that the video processing has reached a higher level. This paper analyzes the multi-core DSP structure and application development methods of the processor, and tests the coordination work and load conditions of different processors.

multi-core;DSP;coprocessor; video capture

TP338

A

2014-02-28)