基于DisplayPort接口的高清視頻傳輸方案

張 虎，梁龍飛，宋 利

（1.上海交通大學(xué)電子信息與電氣工程學(xué)院，上海 200030;2.博康智能網(wǎng)絡(luò)科技股份有限公司，上海 200233）

基于DisplayPort接口的高清視頻傳輸方案

張 虎1，2，梁龍飛2，宋 利1

（1.上海交通大學(xué)電子信息與電氣工程學(xué)院，上海 200030;2.博康智能網(wǎng)絡(luò)科技股份有限公司，上海 200233）

介紹了安防市場現(xiàn)有高清視頻傳輸方案的缺陷，提出了一種基于DisplayPort接口改進(jìn)的新的高清視頻傳輸方案。詳述了該技術(shù)的要點(diǎn)和實(shí)現(xiàn)方法。經(jīng)過演示板卡的測試，證明該設(shè)計(jì)是切實(shí)可行的，可以為安防監(jiān)控領(lǐng)域提供一種實(shí)時(shí)、無損、不限格式的視頻傳輸方案。

DisplayPort接口;安防市場;高清視頻;傳輸

目前的安防視頻正在經(jīng)歷由標(biāo)清監(jiān)控到高清監(jiān)控的轉(zhuǎn)變，長距離、實(shí)時(shí)性、可靠性、無損傳輸，這些視頻傳輸要求在標(biāo)清時(shí)代很容易實(shí)現(xiàn)，而在高清時(shí)代卻變成了一個(gè)很大的挑戰(zhàn)。縱觀現(xiàn)有的高清傳輸方案，無外乎HD－SDI和IP兩種。

HD－SDI接口帶寬可達(dá) 2.97 Gbit/s，可實(shí)時(shí)、無損傳輸1 920×1 080@60p的高清視頻，但是HD－SDI接口對格式要求很嚴(yán)格，支持的格式種類只有1 280×720和1 920×1 080兩種。IP方案采用H.264編碼，通過網(wǎng)絡(luò)來傳輸視頻碼流，編碼和傳輸本身有固有的延時(shí)，且為有損傳輸，無法滿足對視頻要求比較高的應(yīng)用。

2008年，VESA（視頻電子標(biāo)準(zhǔn)組織）發(fā)布了Display-Port［1］1.1a 標(biāo)準(zhǔn)，其單通道帶寬最大可達(dá)2.7 Gbit/s、對傳輸?shù)囊曨l格式要求不限以及其是免費(fèi)的，因此越來越多地應(yīng)用在消費(fèi)電子產(chǎn)品上。

對此，本課題研究了一種基于DisplayPort接口修改而來的新型接口（High Definition Interface，HDI），用以解決HD－SDI和IP傳輸方案的缺陷。本文提出相關(guān)的設(shè)計(jì)方案和技術(shù)實(shí)現(xiàn)要點(diǎn)，實(shí)現(xiàn)了高帶寬、實(shí)時(shí)、無損、不限格式傳輸視頻的要求。

1 DisplayPort接口簡介

1.1 DisplayPort接口組成

DisplayPort接口主要由主通道（Main Lane）、附屬通道（Aux CH）、熱插拔檢測（HPD）管腳以及附屬電源（DP_PWR）管腳組成。主通道用來傳輸音視頻數(shù)據(jù)，附屬通道用來進(jìn)行連接管理和設(shè)備管理。熱插拔檢測是源設(shè)備檢測接收設(shè)備是否連接上以及接收設(shè)備發(fā)起中斷請求的管腳。附屬電源管腳是源設(shè)備用來給中繼器及接口轉(zhuǎn)換器等設(shè)備供電的專用管腳。

主通道由1，2，4對高速、單向、高帶寬、低延時(shí)通道組成，每一個(gè)單獨(dú)的通道可選1.6 Gbit/s和2.7 Gbit/s兩種傳輸速率。通道數(shù)量和傳輸速率由發(fā)送端需求和接收端的接收能力以及信道質(zhì)量綜合決定。所有的通道均用來傳輸數(shù)據(jù)，并不存在單獨(dú)的通道用來傳輸時(shí)鐘信號。信道編碼采用ANSI 8B/10B編碼規(guī)則（參見ANSI X3.230—1994，第11節(jié)），時(shí)鐘可從碼流中恢復(fù)。

主通道碼流在傳輸時(shí)被打包成“微封包”（稱之為傳輸單元），每個(gè)傳輸單元包含32～64個(gè)連接符號（由發(fā)送端確定）。碼流在被打包后映射到主通道上，打包后的數(shù)據(jù)流速率將小于或等于連接符號速率，小于時(shí)將插入填充符號。正是這種特殊的“微封包”結(jié)構(gòu)，使得DisplayPort的通道速率和具體要傳輸?shù)囊曨l格式是分開的。換句話說，在帶寬足夠的情況下，DisplayPort可以自由支持各種顏色格式、分辨率和幀率的視頻。

附屬通道是一對半雙工、交流耦合的差分線，通道編碼采用Manchester II編碼，時(shí)鐘也是從碼流中恢復(fù)。附屬通道的作用主要是進(jìn)行連接管理和設(shè)備管理。在源設(shè)備檢測到HPD信號時(shí)會發(fā)起回話，和接收設(shè)備進(jìn)行“握手”。主通道通過發(fā)起“鏈路訓(xùn)練”來確定信道質(zhì)量信號預(yù)加重等級等信息;通過附屬通道來讀取接收設(shè)備的DisplayPort配置數(shù)據(jù)（DisplayPort Configuration Data，DPCD）和擴(kuò)展顯示識別數(shù)據(jù)（Extended Display Identification Data，EDID），以此來獲得接收設(shè)備的接收能力和顯示能力。在通道建立后，接收設(shè)備也可通過HPD管腳發(fā)起中斷請求，來請求源設(shè)備發(fā)起會話，和主設(shè)備之間重新進(jìn)行“握手”。主從設(shè)備通過這種“握手”過程來進(jìn)行連接管理和設(shè)備管理。

1.2 DisplayPort的體系結(jié)構(gòu)

DisplayPort采用層次化、模塊化設(shè)計(jì)思路，其體系結(jié)構(gòu)如圖1所示。整個(gè)系統(tǒng)分為物理層、鏈路層和應(yīng)用層。這種體系結(jié)構(gòu)的好處是將來可分層進(jìn)行升級，使升級的可操作性和容易度大大提高。同時(shí)，物理層和鏈路層分開，使得調(diào)整物理層的通道速率而不改變鏈路的結(jié)構(gòu)成為可能。

圖1 DisplayPort體系結(jié)構(gòu)

2 關(guān)鍵技術(shù)

2.1 系統(tǒng)技術(shù)指標(biāo)及關(guān)鍵技術(shù)

結(jié)合安防監(jiān)控市場的現(xiàn)狀，本次設(shè)計(jì)的接口需滿足以下技術(shù)指標(biāo):

1）接口帶寬采用BNC和光纖接口，單通道;

2）為了兼容現(xiàn)有的HD－SDI接口方案，通道速率需達(dá)到2.97 Gbit/s;

3）不限視頻格式，能滿足最大1 920×1 080@30p及1 600×1 200@30p的傳輸要求;

4）無損、實(shí)時(shí)傳輸。

為滿足以上技術(shù)指標(biāo)，需要對標(biāo)準(zhǔn)的DisplayPort接口做以下修改:

1）去掉附屬通道

因?yàn)樾薷囊院蟮奈锢斫涌谑荁NC和光纖接口，附屬通道需去掉;同時(shí)原來附屬通道承載的功能，如Display-Port接口的初始化、連接管理、設(shè)備管理等功能也需要去掉。

2）去掉熱插拔檢測功能

源設(shè)備默認(rèn)連接一直存在，且不會出現(xiàn)問題;接收設(shè)備禁用通過HPD管腳發(fā)起中斷請求的功能。

3）物理層單通道速率修改為2.97 Gbit/s

為了兼容現(xiàn)在的HD－SDI的傳輸系統(tǒng)，通道速率必須和HD－SDI一樣達(dá)到2.97 Gbit/s。這樣，原有的HD－SDI交換矩陣、中繼器等設(shè)備就可以做到無縫升級。

2.2 芯片組選擇及技術(shù)特征

本設(shè)計(jì)方案選用意法半導(dǎo)體公司的STDP6038［2］和STDP4028［3］芯片分別作為DisplayPort的收發(fā)芯片。其中STDP6038芯片還兼做VGA、HDMI的接收芯片。

STDP6038芯片能提供的性能特征如下:

1）支持DisplayPort 1.1a標(biāo)準(zhǔn)，四通道最大帶寬為10.8 Gbit/s;

2）支持HDMI 1.3標(biāo)準(zhǔn)，并兼容DVI輸入;

3）10位視頻ADC，用于混合視頻或者PC模擬視頻（VGA）的采集，最大支持1 080p或WUXGA分辨率視頻輸入;

4）內(nèi)嵌一顆Intel X86架構(gòu)的微控制器;

5）對于VGA輸入，支持自動(dòng)圖像調(diào)整;

6）具有先進(jìn)的可編程縮放功能;

7）雙通道LVDS輸出，可直接用來驅(qū)動(dòng)LCD屏幕。STDP4028芯片能提供的性能特征如下:

1）支持DisplayPort 1.1a標(biāo)準(zhǔn)，四通道最大帶寬為10.8 Gbit/s;

2）支持LVTTL（60位寬）和LVDS（四組）視頻輸入，可支持1 920×1 080@120 Hz或者2 560×1 600（WQXGA），2 560×2 048（QSXGA）60 Hz視頻輸入;

3）內(nèi)嵌一顆Intel X86架構(gòu)的微控制器;

4）支持多種位深和色深的視頻輸入，如RGB/YUV（4∶4∶4）－10 bit color;YUV（4∶2∶2/4∶2∶0）－12 bit color。

3 演示板卡設(shè)計(jì)及技術(shù)實(shí)現(xiàn)

3.1 演示板卡設(shè)計(jì)

為驗(yàn)證方案的可行性，設(shè)計(jì)了相應(yīng)的演示板卡。本演示板卡分為發(fā)送端和接收端，其功能框圖如圖2、圖3所示。

圖3 接收端功能框圖

本演示板卡用來驗(yàn)證基于DisplayPort接口修改而來的HDI接口的可行性。HDI接口的技術(shù)特征主要有單向性、不限視頻格式、通道速率2.97 Gbit/s等。

發(fā)送端的信號流向如下:

1）STDP6038對輸入的VGA、HDMI信號進(jìn)行解碼，輸出奇偶兩組LVDS信號（4∶4∶4 RGB 8 bit）;FPGA對接收到的視頻數(shù)據(jù)做奇偶數(shù)據(jù)整合，RGB到Y(jié)CbCr顏色空間轉(zhuǎn)換、4∶4∶4 到4∶2∶2 采樣轉(zhuǎn)換等處理后，輸出信號給STDP4028芯片做發(fā)送。

2）STDP4028輸出HDI信號，經(jīng)過驅(qū)動(dòng)后通過同軸電纜或者光纖進(jìn)行傳輸。

接收端的信號流向如下:

1）STDP6038接收HDI信號，解碼后輸出奇偶兩組LVDS 信號（4∶4∶4 RGB 8 bit）。

2）FPGA對接收到的視頻數(shù)據(jù)做奇偶數(shù)據(jù)整合，YCbCr到 RGB 顏色空間轉(zhuǎn)換，4∶2∶2 到 4∶4∶4 采樣轉(zhuǎn)換等處理后，輸出信號給CH7301接口芯片做VGA、DVI信號發(fā)送。

3）CH7301C輸出VGA、DVI信號。

3.2 技術(shù)實(shí)現(xiàn)

本設(shè)計(jì)中對DisplayPort接口的修改都是基于對STDP6038和STDP4028而言的。使用集成開發(fā)環(huán)境Paradigm C++，通過修改相應(yīng)的代碼而實(shí)現(xiàn)HDI接口所要求的技術(shù)特性。

3.2.1 單通道特性實(shí)現(xiàn)

在標(biāo)準(zhǔn)的DisplayPort設(shè)備中，源設(shè)備檢測熱插拔信號時(shí)會通過附屬通道和接收設(shè)備之間進(jìn)行“握手”，通過物理信道進(jìn)行鏈接訓(xùn)練。要實(shí)現(xiàn)單行性，需要在源設(shè)備（STDP4028）中做修改。

1）關(guān)閉熱插拔檢測功能，熱插拔管腳始終為連接狀態(tài)。

2）關(guān)閉附屬通道的發(fā)送和接收功能，清楚鏈接訓(xùn)練的中斷請求，禁止鏈接訓(xùn)練部分產(chǎn)生中斷。

3）將系統(tǒng)當(dāng)前的狀態(tài)手動(dòng)設(shè)置為“Link Training Success”，使系統(tǒng)認(rèn)為鏈接訓(xùn)練已完成。

4）由于無法通過附屬通道同道接收設(shè)備的接收能力參數(shù)，手動(dòng)配置發(fā)送通道速率、通道數(shù)量、預(yù)加重等級等參數(shù)。

接收設(shè)備（STDP6038）作為從設(shè)備，只要主設(shè)備不發(fā)起請求，STDP6038會一直處于靜默狀態(tài)。對應(yīng)發(fā)送端做的修改，STDP6038主要是需要關(guān)閉附屬的功能;手動(dòng)配置接收通道的通道速率、通道數(shù)量等參數(shù)。

3.2.2 通道速率2.97 Gbit/s特性實(shí)現(xiàn)

標(biāo)準(zhǔn) DisplayPort設(shè)備中，電氣層的參考時(shí)鐘是27 MHz，最大通道速率時(shí)對應(yīng)的通道時(shí)鐘為270 MHz。且電氣層和邏輯層是可以分開的，也就是通道時(shí)鐘原則上是可以任意設(shè)置的。這部分主要是通過修改收發(fā)芯片電氣層參考時(shí)鐘來實(shí)現(xiàn)。

STDP6038芯片是通過修改LTCLK_FREQ_0和LTCLK_FREQ_1兩個(gè)寄存器的值來實(shí)現(xiàn)的。LCLK_FREQ的計(jì)算公式為

式中:freq_LCLK是期望的通道時(shí)鐘，本設(shè)計(jì)中為148.5 MHz;freq_RCLK的值由寄存器RCLK_FREQUENCY來確定，本設(shè)計(jì)取默認(rèn)值243 MHz。計(jì)算可得LCLK_FREQ［15:0］值應(yīng)為0x9C72。

STDP4028的實(shí)現(xiàn)分為兩步:第一步先將發(fā)送的PLL參考時(shí)鐘設(shè)置為由內(nèi)部的DDS輸出（設(shè)置CLOCK_CONFIG_3寄存器值為0x20）;第二部設(shè)置DDS的頻率輸出為29.7 MHz（設(shè)置LTCLK_FREQ_0寄存器值為0x2333）。LTCLK_FREQ_0的計(jì)算公式為

式中:freq_RCLK為216 MHz，計(jì)算可得LTCLK_FREQ［15:0］為9011（0x2333）。

3.2.3 視頻壓縮消隱以及恢復(fù)消隱的實(shí)現(xiàn)

標(biāo)準(zhǔn)DisplayPort單通道帶寬最大是2.7 Gbit/s，如果視頻數(shù)據(jù)采用YUV 4∶2∶2 16 bit格式，除去通道8B/10B轉(zhuǎn)換時(shí)附加上的20%的開銷，視頻的像素時(shí)鐘最大為135 MHz，否則就會出現(xiàn)帶寬超標(biāo)、視頻數(shù)據(jù)丟失。遺憾的是，有些視頻數(shù)據(jù)的像素時(shí)鐘會超過135 MHz，如1 920×1 080@60p 的像素時(shí)鐘為148.5 MHz，1 600 ×1 200@60p的像素時(shí)鐘為162 MHz。為了解決該問題，需要發(fā)送端對視頻數(shù)據(jù)進(jìn)行壓縮消隱處理，將視頻的行消隱區(qū)進(jìn)行壓縮，使壓縮后的視頻像素時(shí)鐘小于135 MHz。同理，接收端必須對接收到的視頻數(shù)據(jù)進(jìn)行恢復(fù)壓縮消隱，以還原原始的視頻數(shù)據(jù)。實(shí)際操作中像素時(shí)鐘不采用135 MHz的極限數(shù)值，而是留有一定的裕量。本設(shè)計(jì)中選用132 MHz作為閥值，像素時(shí)鐘超過該值則必須進(jìn)行壓縮消隱處理。

由于本設(shè)計(jì)中STDP6038芯片既作為DisplayPort通道的接收芯片，又作為VGA、HDMI輸入的接收芯片，所以壓縮消隱和恢復(fù)壓縮消隱的操作均由STDP6038來完成。實(shí)際上是借用STDP6038內(nèi)部的可編程縮放功能來實(shí)現(xiàn)。

如HDMI輸入1 920×1 080@60p，輸入和輸出的分辨率相同，壓縮消隱的過程如下:

恢復(fù)壓縮消隱的操作剛好和上述過程相反，在此不再贅述。

3.2.4 其他功能的實(shí)現(xiàn)

1）顏色空間轉(zhuǎn)換

發(fā)送端FPGA需要將輸入的RGB顏色空間的數(shù)據(jù)轉(zhuǎn)換為YCbCr，已節(jié)省帶寬。顏色空間轉(zhuǎn)換的公式為

式中:R，G，B的取值范圍為0～255;Y的取值范圍為16～235;Cb，Cr的取值范圍為16 ～240。

接收端STDP6038在解碼HDI信號后，需要將YCbCr顏色空間的視頻數(shù)據(jù)還原為RGB，公式為

2）自動(dòng)位置調(diào)整

STDP6038在VGA輸入時(shí)，輸出的行、場信號和視頻數(shù)據(jù)經(jīng)常會對不齊，從而輸出的圖像會出現(xiàn)偏移的現(xiàn)象。所以在VGA輸入時(shí)，需要對輸入信號進(jìn)行一次位置調(diào)整。根據(jù)信號的頻率、邊沿，自動(dòng)計(jì)算畫面的大小和水平垂直位置，獲得最佳的顯示效果。

4 功能驗(yàn)證

PC機(jī)通過DVI接口輸出圖像到發(fā)送板卡，經(jīng)過轉(zhuǎn)換后從發(fā)送板卡的HDI接口輸出，通過同軸電纜連接到接收板卡的HDI接口，最后通過接口板卡的DVI接口輸出圖像。實(shí)驗(yàn)環(huán)境如圖4所示。實(shí)驗(yàn)中通過PC機(jī)選取輸出了3種視頻制式:1 920×1 080@60p，1 600×1 200@60p和1 440×900@60p，測試視頻選用《鋼鐵俠》的宣傳片（分辨率為1 920 ×1 080，幀率為29.97 f/s，碼流為16 Mbit/s）。輸出的視頻制式正確，顏色、位置、內(nèi)容都正常;測試視頻播放非常流暢，無色塊產(chǎn)生。實(shí)驗(yàn)結(jié)果完全符合設(shè)計(jì)要求，達(dá)到了實(shí)用水平。

5 小結(jié)

本文基于DisplayPort標(biāo)準(zhǔn)設(shè)計(jì)了一種新的接口，詳述了該技術(shù)的要點(diǎn)和實(shí)現(xiàn)方法。經(jīng)過演示板卡的測試，證明本設(shè)計(jì)是切實(shí)可行的。基于本設(shè)計(jì)，可以為安防監(jiān)控領(lǐng)域提供一種實(shí)時(shí)、無損、不限格式的視頻傳輸方案。

圖4 實(shí)驗(yàn)環(huán)境

:

［1］視頻標(biāo)準(zhǔn)電子協(xié)會.VESA displayport standard version 1，revision 1a.video electronics standards association［S］.2008.

［2］ST Product Workgroup.STDP602x triple input LCD controller for WSXGA+and XUXGA applications［EB/OL］.［2013－03－08］.http://www.stmicroelectronics.com.cn/st－web－ui/static/active/en/resource/technical/document/data_brief/CD00219952.pdf.

［3］ST Product Workgroup.DisplayPort transmitter［EB/OL］.［2013－03－08］.http://www.stmicroelectronics.com.cn/st－web－ui/static/active/en/resource/technical/document/data_brief/CD00238573.pdf.

［4］陳衛(wèi)東.基于 DisplayPort接口的顯示設(shè)備設(shè)計(jì)［J］.液晶與顯示，2010，25（1）:85－89.

［5］王建平.DisplayPort接口的關(guān)鍵技術(shù)與應(yīng)用研究［D］.桂林:桂林電子科技大學(xué)，2009.

High－Definition Video Transmission Scheme Based on DisplayPort Interface

ZHANG Hu1，2，LIANG Longfei2，SONG Li1

（1.School of Electronic Information and Electrical Engineering，Shanghai Jiao Tong University，Shanghai 200030，China;2.Bocom Smart Network Technologies Co.，Ltd.，Shanghai 200233，China）

In view of the monitoring and maintenance on IPTV network，together with the rapid evolution of the network，to cater to the requirement of the service evolution and the providers’reality，the Ethernet controller of IPTV network tester is designed in this paper.And then，the architecture of the tester is described，the algorithm and indicators extraction of the Ethernet controller are analyzed.Meanwhile，the simulation and verification are also given based on FPGA.The simulating results prove that the design has reliability，stability and good applications in the IPTV network tester.

displayport interface;security market;high－definition video;transmission

TN919.85

A

【本文獻(xiàn)信息】張虎，梁龍飛，宋利.基于DisplayPort接口的高清視頻傳輸方案［J］.電視技術(shù)，2014，38（3）.

江西省教育廳科技項(xiàng)目（GJJ09529）;校長基金科技項(xiàng)目（DHXK1034）

張 虎（1986— ），碩士生，主研高清和超高清視頻的長距離傳輸;

梁龍飛（1975— ），博士，主研視頻智能分析與監(jiān)控;

宋 利（1975— ），副教授，主要研究方向?yàn)閳D像編碼、計(jì)算機(jī)視覺。

責(zé)任編輯:時(shí) 雯

2013－03－27