基于正交信號產生的方法比較

陳亮名，楊 昆

(西南交通大學 四川 成都 611756)

基于正交信號產生的方法比較

陳亮名，楊 昆

(西南交通大學 四川 成都 611756)

文中針對不同應用領域需要不同特性正交信號的問題，采用羅列比較的方法，通過具體電路的設計、制作、測試、分析、對比，得出了4種典型的正交信號產生方法及各自的優缺點。正交信號產生有4種典型的設計方案：單片機數字合成法，FPGA直接數字式頻率合成器法，DDS集成芯片AD9851合成法,RC-CR相移網絡法。文中介紹了這4種正交信號產生方法的具體原理并對各方法在幅值調節，頻率調節范圍，正交性等方面做了詳細的對比，以便在不同設計要求下選擇相應的設計方案。

正交信號；單片機；FPGA；相位；幅度

隨著科技的發展，正交技術已廣泛的應用于航天導航，電子對抗，頻率特性測試等領域。而在正交調制解調，傳感器頻率測試等不同場合對正交信號的要求是不同的，如雷達，導航等軍事研究中的正交調制技術，其需要一對相位嚴格正交、幅度嚴格相等的載波；又如傳感器頻率特性測試，其需要低頻范圍精準可調正交信號來作為測試信號。因此有必要對正交信號的產生方法進行總體上的把握，能對不同的工程背景選擇相應的設計方案。

1 對正交信號產生的4種方案介紹

1.1 單片機數字合成波形

1 .1 .1 合成正交波形的基本原理

單片機是一種微型的處理器，具有非常高的靈活性。將離散的正弦波表保存到單片機的數據RAM中，利用單片機的定時器以相同的時間間隔依次輸出波表中的數據到DAC,就可以產生一個數字正弦波，經低通濾波器就可以得到一個標準的正弦波。若建立2個互相正交的波表到單片機RAM中，再同步DAC輸出經低通濾波器后就得到正交信號了。單片機與DAC的數據轉換速率就直接的決定了合成波形的最大頻率，因此，我們選擇了：外接16 MHz晶振的MSP430F169單片機，單片機內部DAC12進行轉換[1]。

在單片機內部數據傳輸中，一般采用定時器中斷，CPU不斷從RAM中獲取下一個值再寫入DAC，遞增數據表指針，并且檢查表格邊界，以便確定何時復位數據表指針。但CPU負載較大，甚至在所需的中斷服務時間內不能更新兩個DAC。 MSP430F15x/16x這些器件集成了兩個 DAC與 1個DMA控制器。DMA控制器的用途是在無需CPU干預情況下將數據從一個位置轉移到另一個位置。在本方案中，DMA能夠在規定時間內將數據從數據表轉移到2個DAC。一個數據表可以同時用于正弦波與余弦波，兩條DMA通道存取數據表的不同部分，以便形成正弦與余弦輸出。在每條DMA通道傳輸完已編程數據值數量之后，從最初編程的源地址開始進行下一次傳輸，從而使每條DMA通道都構成一個帶數據表的環形緩沖區并生成周期波形。在需要下一個DAC數據值之前就可以將其加載到 DAC數據寄存器中，定時器觸發DAC以輸出新的值。由于2個DAC采用相同的觸發信號，因此每個DAC的輸出波形相互同步，以便保持相應正弦／余弦關系的正交信號

1 .1 .2 產生波形特性的基本計算

而幅值的控制有2種方法，可以在RAM中放入幅值不同的正弦波波表，單片機檢測外部鍵盤，選擇對應的波表進行轉換就可以達到改變輸出幅度；還可以在外加可控的放大電路[3]。

1 .1 .3 方案的具體實現

MSP430單片機部分:內部按照DMA設置流程進行軟件配置；外部通過單片機響應按鍵改變頻率控制字 與定時器計數值X。從而改變輸出正交波形的頻率。程序框圖如圖1所示。

圖1 改變頻率的程序框圖Fig.1 Block diagram of changing the frequency

硬件部分：采用2階Butterworth低通濾波器實現。如圖2所示。

圖2 低通濾波器硬件原理圖Fig.2 Low-pass filter hardware schematics

在示波器上的觀測圖如圖3所示。

圖3 示波器觀測圖Fig.3 Observing figure on oscilloscope

1 .1 .4 方案的優缺點

據實際測試效果看，該方案能準確產生5 Hz～20 kHz的正交信號，有非常好的正交性與頻率穩定性。但當頻率控制字較大，失真度較大；當定時器計數值較小，定時時間不精準，產生波形大于10 kHz時，波形頻率隨頻率控制字呈非線性增長，最大正弦波頻率為28 kHz。改變幅值的2種方案中均有較好的效果，無明顯失真。

1.2 FPGA直接數字式頻率合成器

1 .2 .1 合成正交波形的基本原理

直接數字式頻率合成器的基本原理是從相位的概念合成波形，方便控制產生波形的頻率，相位。采用ROM存儲量化數據，按照不同頻率求出頻率控制字K為步進對相位累加器進行累加，ROM根據不同的地址取出不同的數據送DAC轉換,再經濾波即可得到所要的波形。該方案由4個部分組成：相位累加器，波形存儲器，DA轉換器，低通濾波器，如圖4

圖4 直接數字式頻率合成器原理圖Fig.4 Direct digital frequency synthesizer schematics

相位累加器在時鐘作用下，不斷對頻率控制字進行線性相位累加，用相位累加器輸出的數據作為波形存儲器（ROM）的相位取樣地址，可把存儲在波形存儲器內的波形抽樣值（二進制編碼）經查找表查出，完成相位到幅值轉換。將波形存儲器輸出到DAC，再經低通濾波器即可實現頻譜純凈的正弦波信號[4]。

1 .2 .2 產生波形特性的基本計算

1 .2 .3 方案的具體實現

數字合成受限于時鐘頻率及DAC速度，FPGA選擇EP2T144C8,DAC選擇高速率的DAC900。波形存儲器分別存放相位正交的正弦波數據，系統用同一個時鐘。硬件實現如圖5所示。

圖5 FPGA硬件設計圖Fig.5 FPGA hardware design figure

1 .2 .4 方案的優缺點

FPGA的直接數字頻率合成器技術具有較高的頻率分辨率，可實現快速的頻率切換，并在頻率改變時能夠保持相位的連續，易實現頻率，相位的數控調制。經實際測試，其產生頻率范圍為0～20 MHz,高頻正交性較好，低頻波形較穩定，但幅度控制較麻煩。利用FPGA的高速優勢（進行PLL鎖相環倍頻）設計出超高頻率的正交信號，且FPGA內部門邏輯實現是同時執行的，固在隨頻率的改變仍能保持2路波形嚴格正交，頻率范圍較單片機要高。

1.3 DDS集成芯片AD9851合成

1 .3 .1 合成正交波形的基本原理

DDS集成芯片AD9851產生正弦波的原理即是直接數字頻率合成器技術，在此不在累述。但AD9851只能輸出2路反向的正弦波，因而，我們必須采用同步合成技術。參照其數據手冊，在2塊AD9851的參考時鐘中間的相位差達到最低限度時，利用軟件控制加硬件電路就可以實現其輸出波形正交。由于參考時鐘之間的任何相位差都會在AD9851輸出端產生與之成比例的相位差，所以在PCB布局時要合理分配參考時鐘以保證參考時鐘沿的一致性。

1 .3 .2 產生波形特性的基本計算

在一個reset命令發出后，W_CLK允許獨立的編程每個AD9851 40位輸入寄存器，通過8位數據總線或串行輸入引腳。FQ_UD脈沖發出后結果是完成這兩個振蕩器輸出程序指定的頻率和相位。AD9851系統時鐘和調諧字輸出頻率之間的關系表示：

ΔPhase=十進制值的32位頻率調諧字。

系統時鐘=直接輸入參考時鐘或6倍頻的輸入時鐘（如果6×REFCLK乘法器啟動）。

通過單片機檢測外部按鍵的狀態，再改變其頻率調諧字來控制頻率改變，但幅度的控制只能通過外部的可變增益放大了，但由于波形的頻率較大，所需的運放也要求是高速的，其正交性易受影響，固幅度控制在此方案中較難實現。

1 .3 .3 方案的具體實現

同步2塊AD9851程序框圖如圖6所示。

圖6 同步2塊AD9851程序框圖Fig.6 Sync two AD9851 Block Diagram

1 .3 .4 方案的優缺點

本方案實現相對較簡單，其在0～20 MHz就有較好的輸出波形，在20～40 MHz頻率穩定性不高，雜波成分較多。在100 Hz～10 MHz具有非常好的正交性，但大于30 MHz的2路波形的相位差為（75°～100°），且頻率穩定度不高，波形出現晃動。幅度調節難以控制。

1.4 RC-CR相移網絡法

1 .4 .1 合成正交波形的基本原理

RC-CR相移網絡法是一種傳統的合成正交信號的方法。其基本的電路結構如圖所示，其基本原理是通過一個最基本的高通濾波器與低通濾波器及RC-CR來實現其2路輸出相位差為90度，雖然電路非常簡單，但濾波器的通頻帶非常窄[6]。

1 .4 .2 產生波形特性的基本計算

1 .4 .3 方案的具體實現

該方案采用單端信號輸入，分別經過RC與CR相移網絡實現2路正交信號輸出。RC-CR相移電路圖如圖7所示。

圖7 RC-CR相移電路圖Fig.7 RC-CR phase shift circuit

1 .4 .4 方案的優缺點

在低頻點具有較好的正交性，高頻時易受發布參數的影響，正交性不好，且整個動態范圍非常窄，由于波形來自于同一個輸入，固幅度控制較簡單。波形的好壞還受輸入的單端信號的質量影響。

2 各方案的對比

各方案的對比如表1所示。

表1 各方案的對比Tab.1 Comparison of various programs

3 結論

通過正交信號產生方法及特性比較的研究與比較，可以得出：正交調制技術中，我們的最佳方案是FPGA直接數字式頻率合成器，因為該方案產生波形穩定，且相位可調的，符合調制技術的要求；而在傳感器頻率特性測試中，我們應該選擇RC-CR相移網絡法，因為該方法能產生低頻精準信號，且方法簡單。在其他的場合，可以根據應用領域的要求，選擇最符合設計要求的方案，從而達到方案最優，花費最少，效果最好的工程設計目的。

[1]張俊謨.單片機中級教程[M].2版.北京：北京航空航天大學出版社，2006.

[2]Texas Instruments.Mike Mitchell.微控制器無需CPU即可生成同步正弦波與余弦波 [EB/OL].[2004].http://www.ti.com.cn/general/cn/docs/gencontent.tsp?contentId=35657

[3]全國大學生電子設計組委會.全國大學生電子設計競賽獲獎作品精選[M].北京：北京理工大學出版社，2003.

[4]江國強.EDA技術與應用.[M].3版.北京：電子工業出版社，2010.

[5]郝小紅.基于FPGA的正交信號發生器[J].自動測量與控制,2008,27(5):77-78.

HAO Xiao-hong.Quadrature signal generator based on FPGA[J].Automated Measurement and Control,2008,27(5):77-78.

[6]劉國越，梅一珉.一種壓控型正交信號發生器設計[J].浙江工業大學報,2011,39(1):102-103.

LIU Guo-yue.MEI Yi-min.A voltage controlled quadrature signal generator design[J].Zhejiang University of Technology,2011，39(1):102-103.

[7]康華光，陳大欽，張林.電子技術基礎 模擬部分[M].5版.北京：高等教育出版社，2006.

Quadrature signal generation method based on comparison

CHEN Liang-ming,YANG Kun
(Southwest Jiaotong University,Chengdu 611756,China)

To the problem that different applications require different characteristic orthogonal signal problem,this article,using comparative and listed methods and passing through the specific circuit design,production,testing,analysis,comparison,obtained four typical methods that produce orthogonal signal and their respective advantages and shortcomings.Producing orthogonal signal has four kinds of typical designs:Single-chip digital synthesis,FPGA direct digital frequency synthesizer method,DDS chip AD9851 synthesis,RC-CR phase shift network method.This article introduces the specific principles of these methods and makes a detailed comparison in the amplitude adjustment,the range of adjusting frequency,orthogonality and so on to select the appropriate design fitting different designs.

quadrature signal;SCM;FPGA;phase;amplitude

TN98

A

1674-6236（2014）13-0171-04

2013-10-17 稿件編號：201310108

陳亮名（1993—），男，湖南邵陽人。研究方向：自動化。