一種高性能誤差放大器的設(shè)計(jì)

姚進(jìn)+陳鵬

摘 要：給出了一種運(yùn)用于高壓DC-DC BUCK轉(zhuǎn)換器的新型高性能誤差放大器的設(shè)計(jì)方案。其核心模塊采用差分運(yùn)算跨導(dǎo)（OTA）三級(jí)放大結(jié)構(gòu)來(lái)實(shí)現(xiàn)高增益，低時(shí)延等性能，同時(shí)采用0.6 μm BCD HSPICE模型進(jìn)行了仿真。結(jié)果表明：不同條件下的共模抑制比（CMRR）、電源抑制比（PSRR）分別在120 dB和70 dB左右，瞬態(tài)上升和下降時(shí)延均在百納秒級(jí)，且變化范圍很小。

關(guān)鍵詞：誤差放大器；CMRR；PSRR；BCD

中圖分類號(hào)：TH702 文獻(xiàn)識(shí)別碼：A文章編號(hào)：2095-1302（2014）07-0045-03

0引言

DC-DC轉(zhuǎn)換器的其體積小、轉(zhuǎn)換效率高、外圍電路簡(jiǎn)單、噪聲低等優(yōu)點(diǎn)，被廣泛地應(yīng)用于諸如通信以及便攜式等設(shè)備的電源供給系統(tǒng)中。

本論文結(jié)合高壓轉(zhuǎn)換器的性能要求及BCD的工藝特點(diǎn)，采用改進(jìn)的差分運(yùn)算跨導(dǎo)結(jié)構(gòu)、共射增益級(jí)和其它輔助電路，設(shè)計(jì)了一款具有高共模抑制比（CMRR）、高電源抑制比（PSRR）、低時(shí)延的誤差放大器，同時(shí)對(duì)其性能進(jìn)行了分析和驗(yàn)證。仿真結(jié)果表明：本文所設(shè)計(jì)的電路能滿足指標(biāo)要求，并顯著地提高了誤差放大器的精度和性能。

1電流模式BUCK轉(zhuǎn)換器

圖1所示的是一種電流控制模式BUCK轉(zhuǎn)換器的簡(jiǎn)化模塊圖。通常可將轉(zhuǎn)換器分為功率輸出電路和反饋控制回路[1]。其中，誤差放大器是轉(zhuǎn)換器電壓反饋控制電路的關(guān)鍵模塊之一。它可以通過(guò)放大轉(zhuǎn)換器輸出端分壓得到的帶有輸出信號(hào)Vout變化信息的反饋信號(hào)FB與基準(zhǔn)電壓Vref的差值，來(lái)改變轉(zhuǎn)換器PWM（Pulse Width Modulation）信號(hào)的占空比，以控制開(kāi)關(guān)管M的導(dǎo)通時(shí)間，進(jìn)而調(diào)整輸出電壓。當(dāng)輸出信號(hào)Vout低于正常值時(shí)，反饋信號(hào)VFB小于基準(zhǔn)電壓Vref，誤差放大器輸出增大，PWM信號(hào)占空比也相應(yīng)地加大，開(kāi)關(guān)管的導(dǎo)通時(shí)間增大，使輸出信號(hào)增大；反之，當(dāng)輸出信號(hào)Vout超出正常值時(shí)，開(kāi)關(guān)管導(dǎo)通時(shí)間減小，使輸出電壓降低。所以誤差放大器的性能直接決定著轉(zhuǎn)換器控制電路的性能，進(jìn)一步也控制著整個(gè)轉(zhuǎn)換器的穩(wěn)定性、輸出電壓的紋波大小和帶寬[2-4]。

2電路設(shè)計(jì)

本設(shè)計(jì)的誤差放大器整體電路如圖2所示，該電路可以分為偏置轉(zhuǎn)換和核心電路兩個(gè)模塊。

圖1DC-DC BUCK 轉(zhuǎn)換器的簡(jiǎn)化模塊圖

2.1偏置轉(zhuǎn)換模塊的設(shè)計(jì)

偏置轉(zhuǎn)換電路的主要功能是將輸入到誤差放大器模塊的偏置電壓VBIAS轉(zhuǎn)換為偏置電壓VBIAS1和VBIAS2。

M4與偏置電路中提供偏置電流的管子構(gòu)成電流鏡結(jié)構(gòu)。加偏置電壓VBIAS后，M4中有鏡像電流流向地，同時(shí)M3管的柵極電壓降低，M2鏡像M1中電流，從而M3管導(dǎo)通。M5管為二極管連接方式，導(dǎo)通并工作在飽和區(qū)。調(diào)整M3、M5的寬長(zhǎng)比可以得到所需的偏置電壓VBIAS1和VBIAS2。

圖2整體電路圖

2.2誤差放大器核心電路模塊的設(shè)計(jì)與性能分析[5]

它的功能是將反饋信號(hào)FB與基準(zhǔn)電壓Vref的差值放大，并輸出到下一級(jí)調(diào)控PWM輸出脈沖信號(hào)的占空比。

2.2.1核心電路設(shè)計(jì)

誤差放大器的核心電路由以下四級(jí)組成：

（1）輸入級(jí)

反饋信號(hào)電壓VFB與基準(zhǔn)電壓Vref分別通過(guò)QP1、QP2組成的單位電壓增益電平平移電路輸入到QN1、QN2的基極。從大信號(hào)角度看， VbQN1、 VbQN2均分別比VFB和Vref高Veb（一般為0.7V左右），進(jìn)入差分放大級(jí)的共模輸入范圍，這也同時(shí)增大了VFB幅度變化范圍。

（2）差分放大級(jí)

差分放大級(jí)為對(duì)稱結(jié)構(gòu)，QN1，QN2為共射差分輸入對(duì)。QP3，QP4為有源負(fù)載，R1與R2阻值相同保證流過(guò)QN1，QN2的靜態(tài)電流相同。M8為電流源。

（3）增益級(jí)

由于前兩級(jí)的增益較低，所以采用由QP5，QP6分別構(gòu)成的共射放大電路作為專門(mén)的增益級(jí)，同時(shí)也實(shí)現(xiàn)了雙端輸入單端輸出。QN3，QN4作為增益級(jí)的有源負(fù)載。M8，R3，QP7構(gòu)成限幅電路，通過(guò)選取電阻R3的阻值，QP7將QP5與QN4的集電極輸出端電位限制在設(shè)計(jì)的范圍內(nèi)。COMP外接RC電路實(shí)現(xiàn)零點(diǎn)補(bǔ)償，使其交流小信號(hào)電壓增益的相位裕度滿足設(shè)計(jì)要求。

（4）輸出級(jí)

QN5和R4構(gòu)成了共集電極輸出級(jí)。利用低輸出電阻特性，更好地將比較器的電壓信號(hào)輸出，驅(qū)動(dòng)下一級(jí)負(fù)載。

2.2.2誤差放大電路的CMRR及PSRR分析

假定誤差放大電路對(duì)稱結(jié)構(gòu)中的三極管采用相同的工藝，并完全匹配。

（1） CMRR分析

CMRR是衡量差分放大器對(duì)同時(shí)加到其兩個(gè)輸入端的共模信號(hào)的抑制能力。是誤差放大器的重要性能指標(biāo)之一。

對(duì)電路進(jìn)行小信號(hào)模型分析，可分別得到其差模電壓增益為：

（1）

其中，gm=qIC/kT為電流放大系數(shù)；r0=1/ηgm（η=kT/qVA，VA為厄爾利電壓）；rπ=β/gm（β為電流放大系數(shù)）。

這樣，其共模電壓增益為：

（2）

其中，R=r0∥rπ∥R1； R'=（rπ+R2）∥r0。

而，CMRR=｜Adm/Acm｜這樣，將式（1）、（2）代入并化簡(jiǎn)，可得到比較器的共模電壓抑制比為：

（3）

從式（3）可以看出，增大R1的值可以增大CMRR。

（2） PSRR分析

電源的紋波可能在放大器的輸出端引入很大的噪聲，成為影響誤差放大器性能的主要因素。PSRR是衡量模擬系統(tǒng)抗電源紋波能力的一個(gè)非常重要的指標(biāo)。因此，在電路設(shè)計(jì)過(guò)程中，必須著重考慮比較器的PSRR性能。

按照文獻(xiàn)[5]介紹的方法，將比較器的輸入ERR_TH和FB均接小信號(hào)地，只考慮電源VCC_A的等效紋波電源Vcc，然后進(jìn)行小信號(hào)模型分析，可得到電源抑制比為：

整理上式得：

（4）

從（4）式可以知，增大R4的阻值或者減小MOS管M6、M7的寬長(zhǎng)比可以增大PSRR。故在設(shè)計(jì)電路時(shí)，在不影響其它性能的前提下，可以通過(guò)選取適當(dāng)阻值的R4或者調(diào)整M6、M7的寬長(zhǎng)比來(lái)提高比較器的PSRR。

3仿真結(jié)果及分析[6]

電路設(shè)計(jì)采用0.6 μm BCD工藝，仿真條件為25 ℃并采用全典型模型，在HSPICE軟件環(huán)境下進(jìn)行了仿真。

圖3給出了未加補(bǔ)償和加補(bǔ)償后的增益和相位仿真曲線以及加補(bǔ)償后的相位裕度曲線。未加補(bǔ)償時(shí)，相位裕度幾乎為零，由電路理論可知系統(tǒng)會(huì)自激振蕩，不穩(wěn)定。故在COMP接RC補(bǔ)償電路進(jìn)行零點(diǎn)補(bǔ)償，使得相位裕度達(dá)到要求。仿真數(shù)據(jù)表明在很大的頻率范圍內(nèi)增益大于60 dB，已達(dá)到運(yùn)用的要求。加補(bǔ)償后的相位裕度在電源電壓為2.7 V、3.6 V、5.5 V時(shí)，其最低值為99.2°，均可滿足設(shè)計(jì)性能要求。

圖3AC增益仿真及補(bǔ)償后相位裕度曲線

圖4給出了電源電壓分別取2.7 V、3.6 V、5.5 V時(shí)的CMRR（共模抑制比）仿真曲線。仿真數(shù)據(jù)表明，三種條件下的CMRR都在120 dB左右，均可滿足設(shè)計(jì)的指標(biāo)要求。

圖4CMRR仿真曲線

由表1可見(jiàn)，三種條件下的瞬態(tài)上升和下降時(shí)延均為百納秒級(jí)，故可實(shí)現(xiàn)設(shè)計(jì)的快速響應(yīng)。PSRR（電源抑制比）在三種條件下，其PSRR的最小值在電源電壓為2.7 V，頻率為10kHz時(shí)，可在57.21 dB時(shí)達(dá)到設(shè)計(jì)性能要求。

表125 ℃下瞬態(tài)時(shí)延以及PSRR仿真數(shù)據(jù)

上升時(shí)延（s） 下降時(shí)延（s） PSRR（dB）（f=1 kHz） PSRR（dB）（f=10 kHz）

2.7 V 3.155e-07 3.269e-07 57.234 3 57.212 1

3.6 V 3.447e-07 3.482e-07 67.903 0 67.802 2

5.5 V 4.126e-07 3.931e-07 69.044 5 68.970 1

從仿真得到的數(shù)據(jù)可以知道，本論文設(shè)計(jì)的誤差放大器幾項(xiàng)主要指標(biāo)均達(dá)到了常用的誤差放大器的要求，CMRR和PSRR，以及瞬態(tài)上升和下降時(shí)延在電源電壓不同的條件下都較普通的誤差放大器優(yōu)異，達(dá)到了設(shè)計(jì)的要求。

4結(jié)語(yǔ)

本文設(shè)計(jì)了一款新型高性能誤差放大器。偏置轉(zhuǎn)換模塊實(shí)現(xiàn)了將一個(gè)偏置電壓轉(zhuǎn)換為兩個(gè)不同的偏置電壓。其核心電路模塊主要由雙極型三極管構(gòu)成的差分運(yùn)算跨導(dǎo)（OTA）等三級(jí)放大結(jié)構(gòu)組成，利用雙極型三極管高速的特點(diǎn)，降低了響應(yīng)時(shí)間[7]，并采用外接RC補(bǔ)償電路，達(dá)到相位裕度要求。經(jīng)0.6μm BCD工藝條件下的仿真表明各項(xiàng)諸如CMRR、PSRR等主要指標(biāo)均達(dá)到或者優(yōu)于傳統(tǒng)的誤差放大器性能指標(biāo)，完全滿足高壓DC-DC BUCK轉(zhuǎn)換器性能要求。

參 考 文 獻(xiàn)

[1] Pressman A.I.； Switching Power Supply Design [M]； Second Edition. New York； McGraw-Hill；1998：9－24，143－146.

[2] Jeongjin Roh； High-performance error amplifier for fast transient DC-DC converters； Circuits and Systems II： Express Briefs[J]. IEEE Transactions on， Volume 52，? Issue 9，? Sept. 2005 Page（s）：591 – 595.

[3] L. Dixon.Closing the Feedback Loop[A]. Unitrode Power Supply Design Seminar （Unitrode publication SEM-300）， Topic 2.

[4] R. D. Middlebrook. Topics in Multiple-Loop Regulators and Current Mode Programming[A].IEEE Power Electronics Specialists Conference， 1985 Record.

[5] Gray P.R， Hurst P.J， Meyer R.G； Analysis and design of analog integrated circuits[M].Forth Edition. New York； Wiley &Sons， Inc， 2001：224－230，287－230，410－412.

[6] Allen P.E， Hollberg D.R； CMOS analog circuit design [M]； Second Edition. New York； Oxford University Press ， 2001：310－323.

[7] Pritchard， N.B； New technology enables a breakthrough in DC/DC converter design； Power electronics and variable-speed drives[A]. Third International conference on13-15 Jul 1988 Page（s）：62 – 66.

————————————————

收稿日期：2014-05-30

表125 ℃下瞬態(tài)時(shí)延以及PSRR仿真數(shù)據(jù)

上升時(shí)延（s） 下降時(shí)延（s） PSRR（dB）（f=1 kHz） PSRR（dB）（f=10 kHz）

2.7 V 3.155e-07 3.269e-07 57.234 3 57.212 1

3.6 V 3.447e-07 3.482e-07 67.903 0 67.802 2

5.5 V 4.126e-07 3.931e-07 69.044 5 68.970 1

從仿真得到的數(shù)據(jù)可以知道，本論文設(shè)計(jì)的誤差放大器幾項(xiàng)主要指標(biāo)均達(dá)到了常用的誤差放大器的要求，CMRR和PSRR，以及瞬態(tài)上升和下降時(shí)延在電源電壓不同的條件下都較普通的誤差放大器優(yōu)異，達(dá)到了設(shè)計(jì)的要求。

4結(jié)語(yǔ)

本文設(shè)計(jì)了一款新型高性能誤差放大器。偏置轉(zhuǎn)換模塊實(shí)現(xiàn)了將一個(gè)偏置電壓轉(zhuǎn)換為兩個(gè)不同的偏置電壓。其核心電路模塊主要由雙極型三極管構(gòu)成的差分運(yùn)算跨導(dǎo)（OTA）等三級(jí)放大結(jié)構(gòu)組成，利用雙極型三極管高速的特點(diǎn)，降低了響應(yīng)時(shí)間[7]，并采用外接RC補(bǔ)償電路，達(dá)到相位裕度要求。經(jīng)0.6μm BCD工藝條件下的仿真表明各項(xiàng)諸如CMRR、PSRR等主要指標(biāo)均達(dá)到或者優(yōu)于傳統(tǒng)的誤差放大器性能指標(biāo)，完全滿足高壓DC-DC BUCK轉(zhuǎn)換器性能要求。

參 考 文 獻(xiàn)

[1] Pressman A.I.； Switching Power Supply Design [M]； Second Edition. New York； McGraw-Hill；1998：9－24，143－146.

[2] Jeongjin Roh； High-performance error amplifier for fast transient DC-DC converters； Circuits and Systems II： Express Briefs[J]. IEEE Transactions on， Volume 52，? Issue 9，? Sept. 2005 Page（s）：591 – 595.

[3] L. Dixon.Closing the Feedback Loop[A]. Unitrode Power Supply Design Seminar （Unitrode publication SEM-300）， Topic 2.

[4] R. D. Middlebrook. Topics in Multiple-Loop Regulators and Current Mode Programming[A].IEEE Power Electronics Specialists Conference， 1985 Record.

[5] Gray P.R， Hurst P.J， Meyer R.G； Analysis and design of analog integrated circuits[M].Forth Edition. New York； Wiley &Sons， Inc， 2001：224－230，287－230，410－412.

[6] Allen P.E， Hollberg D.R； CMOS analog circuit design [M]； Second Edition. New York； Oxford University Press ， 2001：310－323.

[7] Pritchard， N.B； New technology enables a breakthrough in DC/DC converter design； Power electronics and variable-speed drives[A]. Third International conference on13-15 Jul 1988 Page（s）：62 – 66.

————————————————

收稿日期：2014-05-30

表125 ℃下瞬態(tài)時(shí)延以及PSRR仿真數(shù)據(jù)

上升時(shí)延（s） 下降時(shí)延（s） PSRR（dB）（f=1 kHz） PSRR（dB）（f=10 kHz）

2.7 V 3.155e-07 3.269e-07 57.234 3 57.212 1

3.6 V 3.447e-07 3.482e-07 67.903 0 67.802 2

5.5 V 4.126e-07 3.931e-07 69.044 5 68.970 1

從仿真得到的數(shù)據(jù)可以知道，本論文設(shè)計(jì)的誤差放大器幾項(xiàng)主要指標(biāo)均達(dá)到了常用的誤差放大器的要求，CMRR和PSRR，以及瞬態(tài)上升和下降時(shí)延在電源電壓不同的條件下都較普通的誤差放大器優(yōu)異，達(dá)到了設(shè)計(jì)的要求。

4結(jié)語(yǔ)

本文設(shè)計(jì)了一款新型高性能誤差放大器。偏置轉(zhuǎn)換模塊實(shí)現(xiàn)了將一個(gè)偏置電壓轉(zhuǎn)換為兩個(gè)不同的偏置電壓。其核心電路模塊主要由雙極型三極管構(gòu)成的差分運(yùn)算跨導(dǎo)（OTA）等三級(jí)放大結(jié)構(gòu)組成，利用雙極型三極管高速的特點(diǎn)，降低了響應(yīng)時(shí)間[7]，并采用外接RC補(bǔ)償電路，達(dá)到相位裕度要求。經(jīng)0.6μm BCD工藝條件下的仿真表明各項(xiàng)諸如CMRR、PSRR等主要指標(biāo)均達(dá)到或者優(yōu)于傳統(tǒng)的誤差放大器性能指標(biāo)，完全滿足高壓DC-DC BUCK轉(zhuǎn)換器性能要求。

參 考 文 獻(xiàn)

[1] Pressman A.I.； Switching Power Supply Design [M]； Second Edition. New York； McGraw-Hill；1998：9－24，143－146.

[2] Jeongjin Roh； High-performance error amplifier for fast transient DC-DC converters； Circuits and Systems II： Express Briefs[J]. IEEE Transactions on， Volume 52，? Issue 9，? Sept. 2005 Page（s）：591 – 595.

[3] L. Dixon.Closing the Feedback Loop[A]. Unitrode Power Supply Design Seminar （Unitrode publication SEM-300）， Topic 2.

[4] R. D. Middlebrook. Topics in Multiple-Loop Regulators and Current Mode Programming[A].IEEE Power Electronics Specialists Conference， 1985 Record.

[5] Gray P.R， Hurst P.J， Meyer R.G； Analysis and design of analog integrated circuits[M].Forth Edition. New York； Wiley &Sons， Inc， 2001：224－230，287－230，410－412.

[6] Allen P.E， Hollberg D.R； CMOS analog circuit design [M]； Second Edition. New York； Oxford University Press ， 2001：310－323.

[7] Pritchard， N.B； New technology enables a breakthrough in DC/DC converter design； Power electronics and variable-speed drives[A]. Third International conference on13-15 Jul 1988 Page（s）：62 – 66.

————————————————

收稿日期：2014-05-30