小數(shù)分頻頻率合成器中Σ—Δ調(diào)制器設(shè)計(jì)與實(shí)現(xiàn)

晏敏+徐歡+喬樹(shù)山+楊紅官+鄭乾+戴榮新+程呈

摘要：介紹了一種應(yīng)用于小數(shù)分頻頻率合成器的ΣΔ 調(diào)制器的設(shè)計(jì)，該調(diào)制器采用三階級(jí)聯(lián)的MASH111結(jié)構(gòu)，并利用流水線技術(shù)，提高了調(diào)制器的工作頻率.電路設(shè)計(jì)采用Verilog HDL硬件描述語(yǔ)言實(shí)現(xiàn)，基于QuartusⅡ工具進(jìn)行測(cè)試驗(yàn)證，結(jié)果表明，調(diào)制器最高工作頻率為240.56 MHz.最終采用SMIC 0.18 μm CMOS工藝，完成了電路版圖設(shè)計(jì).芯片面積為34 148.5 μm2，芯片總功耗為1.284 mW，與傳統(tǒng)設(shè)計(jì)相比，面積降低了31.23%，功耗降低了46.14%.

關(guān)鍵詞：調(diào)制器；頻率合成器； MASH111；流水線技術(shù)；CMOS

頻率合成器是無(wú)線通信射頻前端的一個(gè)關(guān)鍵模塊，其作用是為收發(fā)機(jī)射頻前端產(chǎn)生頻率源，進(jìn)行頻率變換和信道選擇＼[1＼].隨著無(wú)線通信、數(shù)字電視、物聯(lián)網(wǎng)等現(xiàn)代高科技技術(shù)的廣泛應(yīng)用和不斷發(fā)展，對(duì)頻率源的頻率穩(wěn)定度、頻譜純度和輸出頻率的精度要求越來(lái)越高，因此對(duì)頻率合成器的性能要求也越來(lái)越高＼[2＼].

在頻率合成器中，分頻器是一個(gè)非常重要的模塊，它是頻率合成器能提供多個(gè)高精度頻率信號(hào)并同時(shí)實(shí)現(xiàn)高頻低功耗工作的關(guān)鍵和前提＼[3＼].因此，對(duì)頻率合成器中分頻器的研究、設(shè)計(jì)與實(shí)現(xiàn)有重要的現(xiàn)實(shí)意義和工程應(yīng)用價(jià)值.

傳統(tǒng)的頻率合成器中分頻器為整數(shù)分頻結(jié)構(gòu)，為了能產(chǎn)生相鄰且頻率間隔較小的信道頻率，要求參考頻率較小，分頻系數(shù)較大，因此抗噪能力差＼[4＼].基于ΣΔ調(diào)制器技術(shù)的小數(shù)分頻可以獲得較高頻率分辨率和極低的相位雜散，方便實(shí)現(xiàn)各種數(shù)字調(diào)制.

摘要：介紹了一種應(yīng)用于小數(shù)分頻頻率合成器的ΣΔ 調(diào)制器的設(shè)計(jì)，該調(diào)制器采用三階級(jí)聯(lián)的MASH111結(jié)構(gòu)，并利用流水線技術(shù)，提高了調(diào)制器的工作頻率.電路設(shè)計(jì)采用Verilog HDL硬件描述語(yǔ)言實(shí)現(xiàn)，基于QuartusⅡ工具進(jìn)行測(cè)試驗(yàn)證，結(jié)果表明，調(diào)制器最高工作頻率為240.56 MHz.最終采用SMIC 0.18 μm CMOS工藝，完成了電路版圖設(shè)計(jì).芯片面積為34 148.5 μm2，芯片總功耗為1.284 mW，與傳統(tǒng)設(shè)計(jì)相比，面積降低了31.23%，功耗降低了46.14%.

關(guān)鍵詞：調(diào)制器；頻率合成器； MASH111；流水線技術(shù)；CMOS

頻率合成器是無(wú)線通信射頻前端的一個(gè)關(guān)鍵模塊，其作用是為收發(fā)機(jī)射頻前端產(chǎn)生頻率源，進(jìn)行頻率變換和信道選擇＼[1＼].隨著無(wú)線通信、數(shù)字電視、物聯(lián)網(wǎng)等現(xiàn)代高科技技術(shù)的廣泛應(yīng)用和不斷發(fā)展，對(duì)頻率源的頻率穩(wěn)定度、頻譜純度和輸出頻率的精度要求越來(lái)越高，因此對(duì)頻率合成器的性能要求也越來(lái)越高＼[2＼].

在頻率合成器中，分頻器是一個(gè)非常重要的模塊，它是頻率合成器能提供多個(gè)高精度頻率信號(hào)并同時(shí)實(shí)現(xiàn)高頻低功耗工作的關(guān)鍵和前提＼[3＼].因此，對(duì)頻率合成器中分頻器的研究、設(shè)計(jì)與實(shí)現(xiàn)有重要的現(xiàn)實(shí)意義和工程應(yīng)用價(jià)值.

傳統(tǒng)的頻率合成器中分頻器為整數(shù)分頻結(jié)構(gòu)，為了能產(chǎn)生相鄰且頻率間隔較小的信道頻率，要求參考頻率較小，分頻系數(shù)較大，因此抗噪能力差＼[4＼].基于ΣΔ調(diào)制器技術(shù)的小數(shù)分頻可以獲得較高頻率分辨率和極低的相位雜散，方便實(shí)現(xiàn)各種數(shù)字調(diào)制.

摘要：介紹了一種應(yīng)用于小數(shù)分頻頻率合成器的ΣΔ 調(diào)制器的設(shè)計(jì)，該調(diào)制器采用三階級(jí)聯(lián)的MASH111結(jié)構(gòu)，并利用流水線技術(shù)，提高了調(diào)制器的工作頻率.電路設(shè)計(jì)采用Verilog HDL硬件描述語(yǔ)言實(shí)現(xiàn)，基于QuartusⅡ工具進(jìn)行測(cè)試驗(yàn)證，結(jié)果表明，調(diào)制器最高工作頻率為240.56 MHz.最終采用SMIC 0.18 μm CMOS工藝，完成了電路版圖設(shè)計(jì).芯片面積為34 148.5 μm2，芯片總功耗為1.284 mW，與傳統(tǒng)設(shè)計(jì)相比，面積降低了31.23%，功耗降低了46.14%.

關(guān)鍵詞：調(diào)制器；頻率合成器； MASH111；流水線技術(shù)；CMOS

頻率合成器是無(wú)線通信射頻前端的一個(gè)關(guān)鍵模塊，其作用是為收發(fā)機(jī)射頻前端產(chǎn)生頻率源，進(jìn)行頻率變換和信道選擇＼[1＼].隨著無(wú)線通信、數(shù)字電視、物聯(lián)網(wǎng)等現(xiàn)代高科技技術(shù)的廣泛應(yīng)用和不斷發(fā)展，對(duì)頻率源的頻率穩(wěn)定度、頻譜純度和輸出頻率的精度要求越來(lái)越高，因此對(duì)頻率合成器的性能要求也越來(lái)越高＼[2＼].

在頻率合成器中，分頻器是一個(gè)非常重要的模塊，它是頻率合成器能提供多個(gè)高精度頻率信號(hào)并同時(shí)實(shí)現(xiàn)高頻低功耗工作的關(guān)鍵和前提＼[3＼].因此，對(duì)頻率合成器中分頻器的研究、設(shè)計(jì)與實(shí)現(xiàn)有重要的現(xiàn)實(shí)意義和工程應(yīng)用價(jià)值.

傳統(tǒng)的頻率合成器中分頻器為整數(shù)分頻結(jié)構(gòu)，為了能產(chǎn)生相鄰且頻率間隔較小的信道頻率，要求參考頻率較小，分頻系數(shù)較大，因此抗噪能力差＼[4＼].基于ΣΔ調(diào)制器技術(shù)的小數(shù)分頻可以獲得較高頻率分辨率和極低的相位雜散，方便實(shí)現(xiàn)各種數(shù)字調(diào)制.