幾種功率MOSFET元胞結構的比較

寧潤濤++趙歡++王秀明

摘 要：對幾種常見功率MOSFET的元胞結構、工藝流程和電學參數特點進行了介紹和分析，指出了各類元胞結構的優缺點和工藝實現上的難點，給出了對不同的電壓范圍應采用的元胞結構的意見。

關鍵詞：功率MOSFET 元胞 工藝流程

中圖分類號：TN386 文獻標識碼：A 文章編號：1674-098X（2014）06（a）-0081-01

功率MOSFET以其輸入阻抗高，驅動功率小，開關速度快，開關損耗小等特點廣泛的應用在電腦功率電源、家用電器、無間斷電源和自動系統當中。我國的功率MOSFET產業近年來發展迅速，許多IDM（集成設計制造）廠家均開始研制生產功率MOSFET。功率MOSFET不同的元胞結構差異較大，適用于不同的場合，本文結合元胞結構和工藝制造的難點，闡述了應如何就參數和硬件合理的選擇元胞結構進行功率MOSFET的研制生產。

1 平面柵VDMOS的元胞結構與工藝原理

平面柵VDMOS的元胞結構分為六角形、條形、正方形、圓形等結構，基本原理均為最大程度的利用芯片的表面面積，擴大器件溝道的寬長比。但無論是何種平面結構，其縱向剖面結構均如圖1所示。其中的P-阱區與N+有源區均采用柵極多晶作為注入掩蔽層，由二者之間的結深差異形成導電溝道，載流子自表面源極經溝道縱向流至漏極，這也是VDMOS（Vertical Double Diffuse MOS）即垂直雙擴散MOS名稱的由來。由于其溝道尺寸并不像傳統MOS管由多晶柵寬決定，因此其溝道長度可以做得很小且不受工藝線光刻尺寸限制，因此只要可以生產多晶硅柵MOS電路的產線，基本上均可以進行VDMOS的加工生產，目前國內的多條產線在進行平面柵VDMOS的研制生產，其基本流程中所使用的工藝模塊均與CMOS工藝兼容。由于設計原理均采用多晶窗口區與多晶區的最佳化設計[1]，因此各個廠家的產品在結構上的差異較小，導通電阻等關鍵參數主要取決于工藝加工過程當中的細節，例如背面金屬化的流程和JFET廠區注入的劑量。此類工藝的特點是與MOS集成電路基本上兼容，因此是國內目前發展最快也最全面的產品類型。

但由于VDMOS所承受的高電壓部分由外延層承受，因此高的擊穿電壓必然導致較厚的外延層和較高的外延層電阻率，這也必然導致外延部分的電阻變大。平面柵VDMOS的電阻分布如圖2所示，其中溝道電阻Rch、耗盡層電阻Ra、結型場效應電阻Rj、高阻外延層電阻Re占了導通電阻的80%以上，但不同的擊穿電壓產生了不同的外延層，因此各部分電阻所占的比例隨著擊穿電壓的變化有較大不同。表1[2]以30V和600V的VDMOS為例，說明了各部分的電阻分配。由此看出，減小低壓功率MOSFET的Rds（on）的主要辦法是優化元胞結構以降低Ra+Rj的數值，而高壓器件則主要是降低外延層造成的電阻Re。針對這兩種考慮，目前低壓領域普遍采用溝槽柵元胞結構，高壓領域越來越多的采用超結結構。

2 溝槽柵功率MOSFET的元胞結構與工藝原理

在30V-60V的低壓領域，功率MOSFET的導通電阻中Rch、Ra和Rj起決定性作用，且理論與實踐證明，這三部分電阻互相影響，不可能同時達到最優化[3]。采用溝槽結構元胞的MOSFET正是針對低壓領域的產品，為降低這幾部分電阻而發明的結構，如圖4所示。這種結構將溝道從水平方向轉成垂直方向，因此在垂直方向上溝道不占據空間，同時溝道的出口端直接與漂移區相連，這就完全消除了JFET效應，即Rj基本上為0。因此這種結構的元胞在低壓領域有著非常明顯的優勢。

這種元胞的工藝過程是首先在n-外延層上形成p-擴散區，然后利用干法刻蝕形成深度超過p-區的溝槽，在溝槽壁上形成柵氧化層，再利用多晶硅填充溝槽，然后擴散n+區和p+區，這樣p-區成為溝道區，器件結構形成。然而這種結構工藝復雜，需要昂貴的設備來保證溝槽壁的平滑以實現載流子的高遷移率，同時溝槽底部的尖角處極易形成電場尖峰，導致器件的擊穿電壓下降，因此此類元胞的應用局限在低電壓范圍，而較高電壓的產品往往采用超結結構。

3 超結結構功率MOSFET的元胞結構與工藝原理

超結結構即CoolMOS結構的元胞如圖5所示，該結構是在傳統結構的垂直方向上插入P型區，可以補償過量的電流導通電荷。在漂移層加反向偏置電壓，將產生一個橫向電場，使pn結耗盡。當電壓達到一定值時，漂移層完全耗盡，將起到電壓支持層的作用。這樣N-區的摻雜濃度可以大幅提高，在相同的擊穿電壓下，導通電阻Ron大大降低。此類器件在600～700 V的電壓范圍內有著極其明顯的優勢。以Fairchild公司產品為例，600 V范圍的超級結產品的比導通電阻僅為普通平面VDMOS的30%左右，因此可以在在相同的擊穿電壓、相同的導通電阻Ron下使用更小的管芯面積，減小柵電荷，提高開關頻率。

超結結構的工藝較為復雜，器件結構的形成目前主要有兩種方法。一種是以英飛凌公司為代表的多層外延工藝，其主要步驟是進行某一層次的外延之后進行P-區注入，然后再次外延，如此交替多次后，進行熱擴散，使多層次外延中的P-區連通。另一種是以國內某公司為代表的深槽刻蝕工藝，其主要步驟是在N-外延層上刻蝕深槽，然后進行P型外延層的生長后以CMP的手段獲取N-外延中的P型區。這兩種流程各有利弊。國內的工藝成本相對較低，但在高電壓的情況下深寬比過大，例如900 V產品的溝槽深度為65 μm，深寬比超過10∶1，工藝難以控制。英飛凌公司的工藝不用進行深槽刻蝕，但多次外延成本較高，且電荷平衡難以精確實現。在進行800 V以上產品時擊穿電壓難以保持一致性。

4 結語

經過多年的發展，功率MOSFET中平面柵VDMOS、溝槽柵和超結結構成為了主要的元胞結構，但應用場合各有側重。溝槽柵結構主要應用于30～60 V的產品，60～500 V，以及800 V以上產品多采用平面柵VDMOS產品，500～700 V的領域正逐漸的被新興的超結結構占據并隨著加工工藝的不斷發展向更廣闊的范圍發展。

參考文獻

[1] 石廣源，高嵩.低壓VDMOSFET‘Ron的最佳比例研究[J].微電子學與計算機，2002，19（12）：56.

[2] Linder，S著.肖曦，李虹，等.功率半導體-器件與應用[M].北京：機械工業出版社，2009.

[3] 蘇延芬，劉英坤.Trench MOSFET的研究與發展[J].趨勢與展望，2007（4）.endprint

摘 要：對幾種常見功率MOSFET的元胞結構、工藝流程和電學參數特點進行了介紹和分析，指出了各類元胞結構的優缺點和工藝實現上的難點，給出了對不同的電壓范圍應采用的元胞結構的意見。

關鍵詞：功率MOSFET 元胞 工藝流程

中圖分類號：TN386 文獻標識碼：A 文章編號：1674-098X（2014）06（a）-0081-01

功率MOSFET以其輸入阻抗高，驅動功率小，開關速度快，開關損耗小等特點廣泛的應用在電腦功率電源、家用電器、無間斷電源和自動系統當中。我國的功率MOSFET產業近年來發展迅速，許多IDM（集成設計制造）廠家均開始研制生產功率MOSFET。功率MOSFET不同的元胞結構差異較大，適用于不同的場合，本文結合元胞結構和工藝制造的難點，闡述了應如何就參數和硬件合理的選擇元胞結構進行功率MOSFET的研制生產。

1 平面柵VDMOS的元胞結構與工藝原理

平面柵VDMOS的元胞結構分為六角形、條形、正方形、圓形等結構，基本原理均為最大程度的利用芯片的表面面積，擴大器件溝道的寬長比。但無論是何種平面結構，其縱向剖面結構均如圖1所示。其中的P-阱區與N+有源區均采用柵極多晶作為注入掩蔽層，由二者之間的結深差異形成導電溝道，載流子自表面源極經溝道縱向流至漏極，這也是VDMOS（Vertical Double Diffuse MOS）即垂直雙擴散MOS名稱的由來。由于其溝道尺寸并不像傳統MOS管由多晶柵寬決定，因此其溝道長度可以做得很小且不受工藝線光刻尺寸限制，因此只要可以生產多晶硅柵MOS電路的產線，基本上均可以進行VDMOS的加工生產，目前國內的多條產線在進行平面柵VDMOS的研制生產，其基本流程中所使用的工藝模塊均與CMOS工藝兼容。由于設計原理均采用多晶窗口區與多晶區的最佳化設計[1]，因此各個廠家的產品在結構上的差異較小，導通電阻等關鍵參數主要取決于工藝加工過程當中的細節，例如背面金屬化的流程和JFET廠區注入的劑量。此類工藝的特點是與MOS集成電路基本上兼容，因此是國內目前發展最快也最全面的產品類型。

但由于VDMOS所承受的高電壓部分由外延層承受，因此高的擊穿電壓必然導致較厚的外延層和較高的外延層電阻率，這也必然導致外延部分的電阻變大。平面柵VDMOS的電阻分布如圖2所示，其中溝道電阻Rch、耗盡層電阻Ra、結型場效應電阻Rj、高阻外延層電阻Re占了導通電阻的80%以上，但不同的擊穿電壓產生了不同的外延層，因此各部分電阻所占的比例隨著擊穿電壓的變化有較大不同。表1[2]以30V和600V的VDMOS為例，說明了各部分的電阻分配。由此看出，減小低壓功率MOSFET的Rds（on）的主要辦法是優化元胞結構以降低Ra+Rj的數值，而高壓器件則主要是降低外延層造成的電阻Re。針對這兩種考慮，目前低壓領域普遍采用溝槽柵元胞結構，高壓領域越來越多的采用超結結構。

2 溝槽柵功率MOSFET的元胞結構與工藝原理

在30V-60V的低壓領域，功率MOSFET的導通電阻中Rch、Ra和Rj起決定性作用，且理論與實踐證明，這三部分電阻互相影響，不可能同時達到最優化[3]。采用溝槽結構元胞的MOSFET正是針對低壓領域的產品，為降低這幾部分電阻而發明的結構，如圖4所示。這種結構將溝道從水平方向轉成垂直方向，因此在垂直方向上溝道不占據空間，同時溝道的出口端直接與漂移區相連，這就完全消除了JFET效應，即Rj基本上為0。因此這種結構的元胞在低壓領域有著非常明顯的優勢。

這種元胞的工藝過程是首先在n-外延層上形成p-擴散區，然后利用干法刻蝕形成深度超過p-區的溝槽，在溝槽壁上形成柵氧化層，再利用多晶硅填充溝槽，然后擴散n+區和p+區，這樣p-區成為溝道區，器件結構形成。然而這種結構工藝復雜，需要昂貴的設備來保證溝槽壁的平滑以實現載流子的高遷移率，同時溝槽底部的尖角處極易形成電場尖峰，導致器件的擊穿電壓下降，因此此類元胞的應用局限在低電壓范圍，而較高電壓的產品往往采用超結結構。

3 超結結構功率MOSFET的元胞結構與工藝原理

超結結構即CoolMOS結構的元胞如圖5所示，該結構是在傳統結構的垂直方向上插入P型區，可以補償過量的電流導通電荷。在漂移層加反向偏置電壓，將產生一個橫向電場，使pn結耗盡。當電壓達到一定值時，漂移層完全耗盡，將起到電壓支持層的作用。這樣N-區的摻雜濃度可以大幅提高，在相同的擊穿電壓下，導通電阻Ron大大降低。此類器件在600～700 V的電壓范圍內有著極其明顯的優勢。以Fairchild公司產品為例，600 V范圍的超級結產品的比導通電阻僅為普通平面VDMOS的30%左右，因此可以在在相同的擊穿電壓、相同的導通電阻Ron下使用更小的管芯面積，減小柵電荷，提高開關頻率。

超結結構的工藝較為復雜，器件結構的形成目前主要有兩種方法。一種是以英飛凌公司為代表的多層外延工藝，其主要步驟是進行某一層次的外延之后進行P-區注入，然后再次外延，如此交替多次后，進行熱擴散，使多層次外延中的P-區連通。另一種是以國內某公司為代表的深槽刻蝕工藝，其主要步驟是在N-外延層上刻蝕深槽，然后進行P型外延層的生長后以CMP的手段獲取N-外延中的P型區。這兩種流程各有利弊。國內的工藝成本相對較低，但在高電壓的情況下深寬比過大，例如900 V產品的溝槽深度為65 μm，深寬比超過10∶1，工藝難以控制。英飛凌公司的工藝不用進行深槽刻蝕，但多次外延成本較高，且電荷平衡難以精確實現。在進行800 V以上產品時擊穿電壓難以保持一致性。

4 結語

經過多年的發展，功率MOSFET中平面柵VDMOS、溝槽柵和超結結構成為了主要的元胞結構，但應用場合各有側重。溝槽柵結構主要應用于30～60 V的產品，60～500 V，以及800 V以上產品多采用平面柵VDMOS產品，500～700 V的領域正逐漸的被新興的超結結構占據并隨著加工工藝的不斷發展向更廣闊的范圍發展。

參考文獻

[1] 石廣源，高嵩.低壓VDMOSFET‘Ron的最佳比例研究[J].微電子學與計算機，2002，19（12）：56.

[2] Linder，S著.肖曦，李虹，等.功率半導體-器件與應用[M].北京：機械工業出版社，2009.

[3] 蘇延芬，劉英坤.Trench MOSFET的研究與發展[J].趨勢與展望，2007（4）.endprint

摘 要：對幾種常見功率MOSFET的元胞結構、工藝流程和電學參數特點進行了介紹和分析，指出了各類元胞結構的優缺點和工藝實現上的難點，給出了對不同的電壓范圍應采用的元胞結構的意見。

關鍵詞：功率MOSFET 元胞 工藝流程

中圖分類號：TN386 文獻標識碼：A 文章編號：1674-098X（2014）06（a）-0081-01

功率MOSFET以其輸入阻抗高，驅動功率小，開關速度快，開關損耗小等特點廣泛的應用在電腦功率電源、家用電器、無間斷電源和自動系統當中。我國的功率MOSFET產業近年來發展迅速，許多IDM（集成設計制造）廠家均開始研制生產功率MOSFET。功率MOSFET不同的元胞結構差異較大，適用于不同的場合，本文結合元胞結構和工藝制造的難點，闡述了應如何就參數和硬件合理的選擇元胞結構進行功率MOSFET的研制生產。

1 平面柵VDMOS的元胞結構與工藝原理

平面柵VDMOS的元胞結構分為六角形、條形、正方形、圓形等結構，基本原理均為最大程度的利用芯片的表面面積，擴大器件溝道的寬長比。但無論是何種平面結構，其縱向剖面結構均如圖1所示。其中的P-阱區與N+有源區均采用柵極多晶作為注入掩蔽層，由二者之間的結深差異形成導電溝道，載流子自表面源極經溝道縱向流至漏極，這也是VDMOS（Vertical Double Diffuse MOS）即垂直雙擴散MOS名稱的由來。由于其溝道尺寸并不像傳統MOS管由多晶柵寬決定，因此其溝道長度可以做得很小且不受工藝線光刻尺寸限制，因此只要可以生產多晶硅柵MOS電路的產線，基本上均可以進行VDMOS的加工生產，目前國內的多條產線在進行平面柵VDMOS的研制生產，其基本流程中所使用的工藝模塊均與CMOS工藝兼容。由于設計原理均采用多晶窗口區與多晶區的最佳化設計[1]，因此各個廠家的產品在結構上的差異較小，導通電阻等關鍵參數主要取決于工藝加工過程當中的細節，例如背面金屬化的流程和JFET廠區注入的劑量。此類工藝的特點是與MOS集成電路基本上兼容，因此是國內目前發展最快也最全面的產品類型。

但由于VDMOS所承受的高電壓部分由外延層承受，因此高的擊穿電壓必然導致較厚的外延層和較高的外延層電阻率，這也必然導致外延部分的電阻變大。平面柵VDMOS的電阻分布如圖2所示，其中溝道電阻Rch、耗盡層電阻Ra、結型場效應電阻Rj、高阻外延層電阻Re占了導通電阻的80%以上，但不同的擊穿電壓產生了不同的外延層，因此各部分電阻所占的比例隨著擊穿電壓的變化有較大不同。表1[2]以30V和600V的VDMOS為例，說明了各部分的電阻分配。由此看出，減小低壓功率MOSFET的Rds（on）的主要辦法是優化元胞結構以降低Ra+Rj的數值，而高壓器件則主要是降低外延層造成的電阻Re。針對這兩種考慮，目前低壓領域普遍采用溝槽柵元胞結構，高壓領域越來越多的采用超結結構。

2 溝槽柵功率MOSFET的元胞結構與工藝原理

在30V-60V的低壓領域，功率MOSFET的導通電阻中Rch、Ra和Rj起決定性作用，且理論與實踐證明，這三部分電阻互相影響，不可能同時達到最優化[3]。采用溝槽結構元胞的MOSFET正是針對低壓領域的產品，為降低這幾部分電阻而發明的結構，如圖4所示。這種結構將溝道從水平方向轉成垂直方向，因此在垂直方向上溝道不占據空間，同時溝道的出口端直接與漂移區相連，這就完全消除了JFET效應，即Rj基本上為0。因此這種結構的元胞在低壓領域有著非常明顯的優勢。

這種元胞的工藝過程是首先在n-外延層上形成p-擴散區，然后利用干法刻蝕形成深度超過p-區的溝槽，在溝槽壁上形成柵氧化層，再利用多晶硅填充溝槽，然后擴散n+區和p+區，這樣p-區成為溝道區，器件結構形成。然而這種結構工藝復雜，需要昂貴的設備來保證溝槽壁的平滑以實現載流子的高遷移率，同時溝槽底部的尖角處極易形成電場尖峰，導致器件的擊穿電壓下降，因此此類元胞的應用局限在低電壓范圍，而較高電壓的產品往往采用超結結構。

3 超結結構功率MOSFET的元胞結構與工藝原理

超結結構即CoolMOS結構的元胞如圖5所示，該結構是在傳統結構的垂直方向上插入P型區，可以補償過量的電流導通電荷。在漂移層加反向偏置電壓，將產生一個橫向電場，使pn結耗盡。當電壓達到一定值時，漂移層完全耗盡，將起到電壓支持層的作用。這樣N-區的摻雜濃度可以大幅提高，在相同的擊穿電壓下，導通電阻Ron大大降低。此類器件在600～700 V的電壓范圍內有著極其明顯的優勢。以Fairchild公司產品為例，600 V范圍的超級結產品的比導通電阻僅為普通平面VDMOS的30%左右，因此可以在在相同的擊穿電壓、相同的導通電阻Ron下使用更小的管芯面積，減小柵電荷，提高開關頻率。

超結結構的工藝較為復雜，器件結構的形成目前主要有兩種方法。一種是以英飛凌公司為代表的多層外延工藝，其主要步驟是進行某一層次的外延之后進行P-區注入，然后再次外延，如此交替多次后，進行熱擴散，使多層次外延中的P-區連通。另一種是以國內某公司為代表的深槽刻蝕工藝，其主要步驟是在N-外延層上刻蝕深槽，然后進行P型外延層的生長后以CMP的手段獲取N-外延中的P型區。這兩種流程各有利弊。國內的工藝成本相對較低，但在高電壓的情況下深寬比過大，例如900 V產品的溝槽深度為65 μm，深寬比超過10∶1，工藝難以控制。英飛凌公司的工藝不用進行深槽刻蝕，但多次外延成本較高，且電荷平衡難以精確實現。在進行800 V以上產品時擊穿電壓難以保持一致性。

4 結語

經過多年的發展，功率MOSFET中平面柵VDMOS、溝槽柵和超結結構成為了主要的元胞結構，但應用場合各有側重。溝槽柵結構主要應用于30～60 V的產品，60～500 V，以及800 V以上產品多采用平面柵VDMOS產品，500～700 V的領域正逐漸的被新興的超結結構占據并隨著加工工藝的不斷發展向更廣闊的范圍發展。

參考文獻

[1] 石廣源，高嵩.低壓VDMOSFET‘Ron的最佳比例研究[J].微電子學與計算機，2002，19（12）：56.

[2] Linder，S著.肖曦，李虹，等.功率半導體-器件與應用[M].北京：機械工業出版社，2009.

[3] 蘇延芬，劉英坤.Trench MOSFET的研究與發展[J].趨勢與展望，2007（4）.endprint