中頻數字高斯白噪聲的研究與實現

唐葉婷，陳國通，黃 丹，張曉琳

（河北科技大學信息科學與工程學院，石家莊 050000）

中頻數字高斯白噪聲的研究與實現

唐葉婷，陳國通，黃 丹，張曉琳

（河北科技大學信息科學與工程學院，石家莊 050000）

本文闡述了如何利用多采樣的方法快速產生高精度中頻數字高斯白噪聲信號，采用映射函數的方法實現均勻分布隨機序列到高斯分布隨機序列的轉換，并采用折線逼近法降低了運算量以及占用FPGA芯片的容量，通過多采樣率的方法提高采樣速率，以節約占用FPGA芯片資源，降低成本。

多采樣率；折線逼近法；FPGA；高斯白噪聲

1 引言

為了測試通信設備的性能并減少測試費用，信道模擬器是十分必要的，高斯白噪聲是信道模擬器的一個重要組成部分，在信號處理和分析中有著重要作用，需要利用高斯白噪聲信號源測試和檢驗導航系統的抗干擾性，導航干擾信號源作為導航對抗信號的生成設備，實現占用資源少、精度高的高斯噪聲源對提高對抗信號的性能有著重大意義。

利用均勻分布和高斯分布之間的映射關系以及折線逼近法，可以有效地解決芯片資源與精度的矛盾。通過多采樣可以在達到相同效果的前提下大大減少濾波器的抽頭系數，大幅度降低占用芯片資源。

2 均勻分布隨機序列的產生

2.1 均勻分布隨機數的產生

產生均勻分布隨機序列的方法有很多種，本設計采用m序列，m序列是由線性反饋移位寄存器產生的周期最長的一種序列，如果選用的反饋移位寄存器級數位n，那么生成m序列的周期為2n-1，狀態的取值范圍為1～2n-1，在給定初始狀態為任意非零值時，m序列的周期不變，移位寄存器的狀態值是服從均勻分布的隨機數，n越大，產生的均勻隨機序列周期就越長，相關性就會越小。綜合考慮，本設計采用的是32級線性反饋移位寄存器，本原多項式為 x32+x28+x27+x+1。

2.2 降低m序列自相關性

由于高斯白噪聲信號是一個隨機過程，在任意不同的時刻采樣信號的統計獨立的。但是，我們從m序列的產生過程可以看出，相鄰的幾個狀態值之間并不是相互獨立的，顯然這會對高斯白噪聲采樣信號之間的統計獨立性產生影響，為了減小m序列之間的相關性，需要隔幾個時鐘周期輸出一個狀態值，本設計隔4個時鐘周期輸出一次狀態值。

3 高斯分布隨機序列的產生

高斯分布隨機序列通過均勻分布和高斯分布的映射關系產生，考慮到在MATLAB環境下仿真，隨機數位數過多將導致運算量超出內存的限制，因此，本方案截取線性移位寄存器產生的32位隨機數的低18位作為均勻分布隨機數的輸出。根據均勻分布與高斯分布的映射函數

式中，x為服從均勻分布的隨機數；y為服從高斯分布的隨機數，考慮到高斯分布的實際情況，y僅在[-4,4]之間取值便可以代表絕大部分數值的分布情況，故y在[-4,4]之間取值即可，對y每隔0.01等間隔采樣，共801個值。

圖1 均勻分布向高斯分布映射曲線圖

通過Matlab得到映射關系曲線圖，如圖1所示，可以看到，映射曲線在一定的區間內有線性關系，并且x絕對值越小，線性關系越明顯，在考慮到精度的前提下，對x進行非均勻量化，用不同斜率的直線對關系曲線進行逼近，經過實驗，認為23段折線已可以很好地擬合關系曲線，故本設計采用23段折線逼近法，映射曲線與23段折線擬合如圖2所示。

圖2 折線擬合圖

將得到的23組橫縱坐標、斜率存入到FPGA的ROM中以備調用。由于涉及到小數，本設計以浮點數的形式將橫縱坐標值、斜率值存入到.mif文件中。

4 多采樣調制

此時我們得到的高斯白噪聲序列是基帶中的，在實際應用中，我們需要產生中頻上的高斯白噪聲序列進而通過上變頻調制到所需頻段，所以對基帶的高斯白噪聲進行調制也是至關重要的。

本設計通過多采樣對基帶信號進行調制，擬產生中心頻率為40.92MHz，采樣頻率為163.68MHz的中頻高斯白噪聲信號。生成m序列的時鐘頻率為163.68MHz，為減小m序列的自相關性，輸出狀態值的時鐘頻率為40.92MHz，首先經過采樣頻率為40.92MHz的窗函數，截出所需的頻段范圍，再經過采樣頻率為81.84Hz的半帶濾波器，最后通過采樣頻率為163.68MHz的CIC濾波器，這樣可以將基帶信號的采樣頻率提高至163.68MHz，與NCO核產生的采樣頻率為163.68MHz、中心頻率為40.92MHz的載波進行調制，最終輸出所需的中頻信號。

5 FPGA實現

5.1 FPGA實現的整體框圖

圖3 FPGA實現框圖

5.2 系統實現與仿真

在Quartus II開發環境中使用Verilog HDL語言實現上述模塊的功能，本設計采用Stratix II:EP2S90F1020I4作為目標器件，仿真過程中，系統的輸入時鐘為10MHz，通過pll核倍頻得到設計中的所需時鐘。

圖4 序列統計直方圖

圖5 正態檢驗概率圖

將最終得到的高斯白噪聲序列導入到MATLAB中進行仿真，分別調用hist函數和normplot函數得到序列統計直方圖和正態檢驗概率圖，分別如圖4、圖5所示。從兩圖可以看出得到的高斯白噪聲的概率密度是高斯型的。

為了驗證硬件實現的正確性，將程序下載到開發板中進行測試，通過頻譜儀觀察得到的高斯白噪聲頻譜以及功率譜是否滿足要求，分別如圖6、圖7所示。從圖中可以看出在通帶內，功率譜密度比較平穩，近似為常數，這與我們所學的理論一致，故這種方法可以得到精度較高的中頻數字高斯白噪聲信號。

圖6 高斯白噪聲頻譜圖

圖7 高斯白噪聲功率譜圖

6 結束語

采用折線逼近法以及多采樣調制實現中頻數字高斯白噪聲的方案是可行的，在保證一定精度的前提下，可以大幅度減少FPGA芯片的占用資源，且簡單易行，運算量小，由于采用Verilog HDL語言編寫，有很強的可移植性，可以靈活的嵌入并應用于其他系統。

[1] 樊昌信，曹麗娜．通信原理（第6版）．北京：國防工業出版社，2010

[2] 任文平，梁竹關，李鵬，申東婭．EDA技術與FPGA工程實例開發．北京：機械工業出版社，2013

[3] 劉福奇，劉波．Verilog HDL應用程序設計實例精講．北京：電子工業出版社，2009

[4] 陳曦，邱志成，張鵬，何初冬．基于Verilog HDL的通信系統設計．北京：中國水利水電出版社，2009

[5] 劉東華．Altera系列FPGA芯片IP核詳解．北京：電子工業出版社，2014

[6] 吳繼華，蔡海寧，王城．Altera FPGA/CPLD設計（高級篇）．北京：人民郵電出版社，2011

Resesrch and Implementation of IF Digital Gaussian White Noise

Tang Yeting, Chen Guotong, Huang Dan, Zhang Xiaolin
(School of Information Science and Engineering, Hebei University of Science and Technology, Shijiazhuang, 050000)

This paper describes how to use multi-sampling method to produce high-precision digital IF signal WGN quickly, using the mapping function method to achieve convertion of a uniformly distributed random sequence and Gaussian random sequence, and using a line approximation method to reduce the computational complexity and capacity of FPGA chip, Increasing the sampling rate by the method of multirate to save FPGA chip resources and reduce costs.

Multirate; Polyline approximation; FPGA; Gaussian White Noise

10.3969/J.ISSN.1672-7274.2015.07.009

TN927+.2

A

1672-7274（2015）07-0033-03

唐葉婷，女，1992年生，河北科技大學碩士研究生在讀，研究方向為數字交換與傳輸。