一種改進(jìn)的早遲積分型位定時(shí)同步方法

杜亞琦,周建英

（1.通信信息控制和安全技術(shù)重點(diǎn)實(shí)驗(yàn)室 浙江 嘉興314033；2.中國電子科技集團(tuán)公司 第三十六研究所，浙江 嘉興314033）

位定時(shí)同步是數(shù)字系統(tǒng)中重要的同步技術(shù)之一，常用的有非線性變換－濾波法、早遲積分型鎖相環(huán)同步法和數(shù)字插值法[1－2]等。非線性變換－濾波法實(shí)現(xiàn)的關(guān)鍵在于需要設(shè)計(jì)窄帶濾波器，在數(shù)字系統(tǒng)實(shí)現(xiàn)時(shí)，濾波器帶寬越窄需要的濾波器階數(shù)越高，所需的硬件資源越多。數(shù)字插值法是根據(jù)誤差信息貴采樣值進(jìn)行插值運(yùn)算獲得最佳符號采樣值，也稱為異步時(shí)鐘恢復(fù)，適用于多通道解調(diào)，但實(shí)現(xiàn)復(fù)雜。

早遲積分型鎖相環(huán)同步法應(yīng)用匹配濾波原理，先對輸入的基帶信號進(jìn)行最佳檢測，有更好的抗干擾性能。同步過程與載波同步相似，通過比較本地時(shí)鐘與接收數(shù)據(jù)碼元，使本地時(shí)鐘與接收數(shù)據(jù)碼元同步，是應(yīng)用最廣泛的位定時(shí)同步方法之一。

關(guān)于早遲積分型位定時(shí)方法研究有很多，文獻(xiàn)[3]提出在鑒相器早遲積分絕對值比較式加入動態(tài)門限控制，在開始階段門限設(shè)置較低以盡快收斂，環(huán)路穩(wěn)定后適當(dāng)提高門限以減少誤判，但沒有給出門限設(shè)置方法。文獻(xiàn)[4]提出一種新的積分結(jié)構(gòu)和新的環(huán)路濾波，提高了位定時(shí)同步環(huán)路收斂速度，但設(shè)計(jì)復(fù)雜度也相對提高了。本文提出了一種改進(jìn)的早遲積分型位定時(shí)方法，在相同的環(huán)路濾波參數(shù)下，新方法環(huán)路收斂速度最優(yōu)可以提高2倍，但幾乎不增加位定時(shí)同步環(huán)路的設(shè)計(jì)復(fù)雜度。

1 早遲積分型鎖相環(huán)同步法

在理想狀態(tài)下，基帶信號經(jīng)匹配濾波（相關(guān)積分）后輸出信號在最佳采樣時(shí)刻最大，而且以最佳采樣時(shí)刻位置左右對稱，如圖 1（a）所示。其中，t0為最佳采樣時(shí)刻，t-=t0－σ 超前采樣時(shí)刻，t+=t0+σ為遲后采樣時(shí)刻。顯然，這時(shí)超前采樣時(shí)刻的采樣值和遲后采樣時(shí)刻的采樣值相等，最佳采樣時(shí)刻就是超前采樣時(shí)刻和遲后采樣時(shí)刻的中點(diǎn)，即t0=(t-+t+)/2。

若假設(shè)初始采樣不是最佳采樣時(shí)刻t0，而是在t1時(shí)刻采樣，如圖 2（b）所示，這時(shí)超前采樣時(shí)刻 t-=t1－σ，遲后采樣時(shí)刻t+=t1+σ，顯然，這時(shí)超前采樣時(shí)刻的采樣值和遲后采樣時(shí)刻的采樣值不相等。若t1>t0，有>，說明最佳采樣時(shí)刻t0在當(dāng)前采樣時(shí)刻t1之后，則下一比特位的采樣時(shí)刻要提前；若t1＜t0，有＜，說明最佳采樣時(shí)刻t0在當(dāng)前采樣時(shí)刻t1之前，則下一比特位的采樣時(shí)刻要推后。因此通過比較當(dāng)前采樣時(shí)刻左右兩端的超前采樣值和遲后采樣值，不斷調(diào)整下一比特位的采樣時(shí)刻提前或推后，直至超前采樣值和遲后采樣值相等，則當(dāng)前比特位的采樣時(shí)刻即為最佳采樣時(shí)刻。

圖1 早遲積分采樣示意圖Fig.1 The diagram of the early-late integral sampling

早遲積分型鎖相環(huán)同步法的結(jié)構(gòu)框圖如圖2所示，主要包括：積分單元、采樣單元、時(shí)鐘單元、鑒相器和環(huán)路濾波器?；鶐盘柾瑫r(shí)送入兩路積分單元，在采樣單元內(nèi)根據(jù)時(shí)鐘單元提供的超前采樣時(shí)鐘和遲后采樣時(shí)鐘對積分單元輸出采樣，取采樣后積分值的絕對值，經(jīng)鑒相器、環(huán)路濾波器完成對采樣時(shí)鐘調(diào)整。

圖2 早遲積分型同步法結(jié)構(gòu)框圖Fig.2 The structure diagram of the early-late integral synchronization method

2 改進(jìn)的早遲積分型鎖相環(huán)同步法

環(huán)路濾波器的設(shè)計(jì)是早遲積分型鎖相環(huán)同步法實(shí)現(xiàn)的關(guān)鍵。由于干擾或波形本身的不對稱性，如圖1（b）所示，采樣時(shí)刻t1將在最佳采樣時(shí)刻t0左右兩端擺動，前一個(gè)比特在超前區(qū)，下一個(gè)比特可能又在遲后區(qū)，鎖相環(huán)路就需要不斷調(diào)整，從而引入不希望的相位抖動。加入環(huán)路濾波器就是為了解決這個(gè)問題，環(huán)路濾波器的設(shè)計(jì)方法有很多，本文采用隨機(jī)徘徊序列濾波器法[5-6]，它由一個(gè)計(jì)數(shù)為2N的可逆計(jì)數(shù)器構(gòu)成。

當(dāng)鑒相器送出超前或遲后脈沖時(shí)，濾波器并不馬上將它送去進(jìn)行相位調(diào)整，而是要先對輸入的超前或遲后脈沖計(jì)數(shù)。在計(jì)數(shù)開始時(shí)，可逆計(jì)數(shù)器的初值為N，若鑒相器輸出為超前脈沖，則計(jì)數(shù)器的值減1，若鑒相器輸出為遲后脈沖，則計(jì)數(shù)器的值加1。經(jīng)過若干次調(diào)整后，若計(jì)數(shù)器的值等于0，則環(huán)路濾波器送出一個(gè)超前脈沖調(diào)整時(shí)鐘單元，同時(shí)計(jì)數(shù)器的值重新置為N；若計(jì)數(shù)器的值等于2N，則環(huán)路濾波器送出一個(gè)遲后脈沖調(diào)整時(shí)鐘單元，同時(shí)計(jì)數(shù)器的值重新置為N。只有在鑒相器輸出為持續(xù)的超前或遲后脈沖時(shí)，計(jì)數(shù)器才會持續(xù)的加或減1,。在環(huán)路鎖定時(shí)，受到隨機(jī)噪聲的影響，超前或遲后脈沖的產(chǎn)生概率趨于相等，計(jì)數(shù)器值將在N值上下擺動，這樣就可以減少噪聲引入的環(huán)路誤調(diào)整。

在位定時(shí)同步的開始階段，當(dāng)前采樣時(shí)刻位于超前區(qū)或遲后區(qū)，假設(shè)經(jīng)過M次調(diào)整后，當(dāng)前采樣時(shí)刻調(diào)整為最佳采樣時(shí)刻，顯然整個(gè)過程至少要經(jīng)過M*N次計(jì)數(shù)，也即只要經(jīng)過M*N個(gè)比特位后，位同步環(huán)路采樣進(jìn)入鎖定狀態(tài)，計(jì)數(shù)器的值N越大，調(diào)整的時(shí)間越久。但如果減小計(jì)數(shù)器值N，環(huán)路濾波器的濾波作用就會減弱，環(huán)路收噪聲影響加大，而變得不穩(wěn)定。

基于上述問題，文中提出了一種改進(jìn)方法，可以加速環(huán)路收斂，在計(jì)數(shù)器值N相等的情況下，該方法理論上比傳統(tǒng)的環(huán)路濾波方法收斂速度提高一倍。

圖3為早遲積分型鎖相環(huán)積分檢相示意圖。假設(shè)比特位為“0101”交替波形，早積分時(shí)刻先于遲積分時(shí)刻1/2個(gè)比特位周期，A1、A2、A3、A4 為早積分時(shí)刻對應(yīng)的積分值，B1、B2、B3、B4為遲積分時(shí)刻對應(yīng)的積分值。

圖3 早遲積分型鎖相環(huán)積分檢相示意圖Fig.3 The phase detection diagram of the early-late integral phase locked loop

傳統(tǒng)的環(huán)路濾波方法是在第一個(gè)比特周期內(nèi)比較A1和B1，然后根據(jù)檢相器輸出調(diào)整一次計(jì)數(shù)器值N，在以后的每個(gè)比特周期內(nèi)分別比較A2和B2、A3和B3、A4和B4等。從圖3的早遲積分波形中可以看出，B1和A2也可以組成一對超前遲后檢相組，同樣B2和A3、B3和A4等也都是超前遲后檢相組。因此從第二個(gè)比特開始，如果在一個(gè)環(huán)路檢相周期內(nèi)，對環(huán)路完成兩次積分值檢相，即依次比較B1和A2、A2和B2，每次檢相送出一個(gè)超前或遲后脈沖，則在一個(gè)比特周期內(nèi)鑒相器將送出2次超前或遲后脈沖，環(huán)路濾波器的計(jì)數(shù)值調(diào)整將調(diào)整2次，這樣環(huán)路的收斂速度也將提高一倍。

3 改進(jìn)的早遲積分型鎖相環(huán)同步法性能分析

圖4和圖5中比較了在相同的基帶數(shù)據(jù)采樣頻率和相同的比特位速率條件下，不同的環(huán)路濾波器計(jì)數(shù)值對環(huán)路收斂速度影響。

圖4為計(jì)數(shù)器值N=3時(shí)，傳統(tǒng)的早遲積分型鎖相環(huán)位定時(shí)方法與改進(jìn)的早遲積分型鎖相環(huán)位定時(shí)方法收斂速度比較，從環(huán)路開始工作到環(huán)路鎖定，改進(jìn)的早遲積分型鎖相環(huán)位定時(shí)方法經(jīng)過了大約20個(gè)比特位周期，傳統(tǒng)的早遲積分型鎖相環(huán)位定時(shí)方法經(jīng)過了大約30個(gè)周期。傳統(tǒng)的早遲積分型鎖相環(huán)位定時(shí)方法收斂所用時(shí)間是改進(jìn)的早遲積分型鎖相環(huán)位定時(shí)方法用收斂所用時(shí)間的約1.5倍。

圖4 環(huán)路濾波器的計(jì)數(shù)器值N=3Fig.4 the count value of loop filter N=3

圖5 環(huán)路濾波器的計(jì)數(shù)器值N=10Fig.5 the count value of loop filter N=10

圖5 為計(jì)數(shù)器值N=10時(shí)，傳統(tǒng)的早遲積分型鎖相環(huán)位定時(shí)方法與改進(jìn)的早遲積分型鎖相環(huán)位定時(shí)方法收斂速度比較，從環(huán)路開始工作到環(huán)路鎖定，改進(jìn)的早遲積分型鎖相環(huán)位定時(shí)方法經(jīng)過了大約50個(gè)比特位周期，傳統(tǒng)的早遲積分型鎖相環(huán)位定時(shí)方法經(jīng)過了大約100個(gè)周期。傳統(tǒng)的早遲積分型鎖相環(huán)位定時(shí)方法收斂所用時(shí)間是改進(jìn)的早遲積分型鎖相環(huán)位定時(shí)方法用收斂所用時(shí)間的約2倍。

比較圖4和圖5可以看出，相同位定時(shí)方法，環(huán)路濾波器的計(jì)數(shù)值N約小，環(huán)路收斂約快；相對于傳統(tǒng)的早遲積分型鎖相環(huán)位定時(shí)方法，環(huán)路濾波器的計(jì)數(shù)值N越大時(shí)，改進(jìn)的早遲積分型鎖相環(huán)位定時(shí)方法收斂速度優(yōu)勢約明顯。

4 結(jié)論

本文提出了一種改進(jìn)的早遲積分型鎖相環(huán)位定時(shí)方法，其在傳統(tǒng)的早遲積分型鎖相環(huán)位定時(shí)方法的基礎(chǔ)上，通過提高鑒相器的檢相頻率，提高環(huán)路的收斂速度。且環(huán)路濾波器的計(jì)數(shù)器值N較大時(shí)，改進(jìn)的早遲積分型鎖相環(huán)位定時(shí)方法的收斂速度約相對于傳統(tǒng)的早遲積分型鎖相環(huán)位定時(shí)方法的2倍，但設(shè)計(jì)復(fù)雜度幾乎沒有變化。

[1]季仲梅,楊洪生,王大鳴,等.通信中的同步技術(shù)及應(yīng)用[M].北京:清華大學(xué)出版社,2008.

[2]楊小牛,樓才義,徐建良.軟件無線電技術(shù)與應(yīng)用[M].北京:北京理工大學(xué)出版社,2010.

[3]陳良灝,韓嘯.數(shù)字鎖相環(huán)位同步器及其FPGA設(shè)計(jì)[J].微機(jī)處理,2007(5):1-3.CHEN Liang-hao.HAN Xiao.A bit synchronizer with DPLL and its FPGA implement[J].Microprocessors,2007(5):1-3.

[4]王君,安建平.早遲門同步器跟蹤速度的改進(jìn)方法[J].電路與系統(tǒng)學(xué)報(bào),2005(6):111-114.WANG Jun,AA Jian-ping.An improving tracking speed method in the early-late gate synchronizer[J].Journal of Circuits and Systems,2005(6):111-114.

[5]樊昌信,張甫翊,徐炳祥,吳成柯.通信原理[M].北京:國防工業(yè)出版社,2001.

[6]杜勇.數(shù)字通信同步技術(shù)的MATLAB與FPGA實(shí)現(xiàn)[M].北京:電子工業(yè)出版社,2013.