徐國平
(92323部隊102分隊,山東 青島 266100)
雷達對目標的探測、定位和跟蹤主要是通過對目標回波信號的信息提取和處理實現的。在現代雷達信號處理特別是目標識別中,需要現場采集大量的雷達視頻回波數據,將雷達視頻回波信號實時記錄下來,以分析和研究目標回波信號的各種特性,為目標信息的提取和處理提供依據[1]。
在傳統的雷達顯示終端中所涉及到的視頻信號是模擬的,隨著計算機技術和集成電路技術的不斷發展,使這種模擬信號的數字化成為可能,并在實際中得到越來越多的應用。在這種技術背景下開展了雷達視頻回波信號采集存儲技術的研究,介紹了一種雷達視頻回波信號實時采集、記錄裝置。該裝置不僅記錄數據方便、可靠,而且保證了雷達視頻回波信號信息量的完整。
要實時采集、記錄帶寬較寬的雷達數字化視頻信號,合理安排數據的結構非常重要。我們通常感興趣的雷達視頻回波信號是雷達主觸發脈沖正程內的回波信號,根據雷達系統主觸發脈沖頻率、發射脈沖寬度以及量程設置,往往只需要記錄雷達主觸發脈沖以后的一段距離回波信號。為便于事后回放和分析數字視頻信號,還需要存儲與回波信號相對應的雷達方位編碼信息和包含雷達位置和記錄日期、時間的GPS信息。數字化視頻數據是按照特定的數據時序采集的實時數據,可以采用數據幀的形式將一個雷達主觸發脈沖正程內的回波信息存儲起來。
一個雷達主觸發脈沖正程內的回波信息可稱作線數據,雷達天線掃描一周記錄下來的視頻數據可稱作圓數據幀。圓數據幀由數據頭部和大量線數據構成,大量線數據按照雷達天線掃描方位串接。數據幀在硬件中容易實現,能節省軟件的處理時間。為簡化數據幀格式,可不必設置同步頭和糾錯控制,幀頭信息主要包括雷達方位編碼信息、主觸發脈沖頻率編碼PRF、采樣時鐘頻率編碼ADF、距離采樣深度、雷達位置的經緯度以及數據記錄日期、時間等信息。
圓數據幀格式示例如圖1所示。圓數據幀頭共有4個32位字組成,以ASCII碼形式存儲雷達站的經緯度、視頻數據記錄日期、時間等信息。線數據幀頭為1個32位字,其低字位給出12位方位編碼信息;13-16位給出4位主觸發脈沖頻率編碼PRF;17-20位給出4位采樣時鐘頻率編碼ADF,表示距離單元的數值;21-32位給出距離采樣深度,即在一個主觸發脈沖內需要采樣的雷達視頻回波數據個數。線數據體是按照時間順序排列的數字視頻數據。
雷達視頻信號采集與記錄系統可實現雷達視頻回波信號的連續采集和實時存儲,由計算機控制數字視頻的采集、存儲和顯示,系統主要由信號整理電路、數據采集模塊、時序控制電路、存儲器以及計算機組成[2]。視頻記錄與回放系統原理框圖如圖2所示。

圖1 數字視頻數據的幀格式Fig.1 Diagram of radar digital video signal data frame

圖2 雷達視頻信號記錄與回話系統原理框圖Fig.2 Principle diagram of radar video signal recrd and review system
接入到視頻記錄與回放系統的各個雷達信號中既有檢波后的視頻包絡信號也有觸發脈沖、方位編碼、串行數據等形式的信號,而且各個信號的幅值各不相同,信號整理模塊完成視頻信號增益調整和濾波,轉換觸發脈沖、方位編碼、GPS信息等信號電平,為了提高抗干擾能力,整個系統的輸入采用了隔離技術。數據采集模塊實現對視頻模擬信號的數字轉換功能,雷達視頻回波信號的帶寬通常不高于4~5 MHz,為了對模擬信號進行不失真的采集,根據奈奎斯特采樣定理,采樣頻率至少為待采信號頻率的兩倍以上,即必須采用高速采樣技術來實現,實際設計中,為了能完整恢復采集信號波形,采樣頻率應達到幾十MHz。
數據輸入輸出時序控制模塊用大規模可編程邏輯器件FPGA芯片實現,所用FPGA芯片為Altera公司的CycloneⅡ系列中的EP2C8,利用FPGA優越的硬件邏輯設計與實時處理能力,保證雷達視頻回波信號采集的實時性,應用FPGA中的可編程邏輯資源和IP核構成嵌入式微處理器SOPC功能模塊[3],該模塊接收GPS串行編碼信息,提取雷達站所處的經緯度以及日期、時間信息,并將采集的數字視頻進行量程歸并,相對于主觸發脈沖對齊,實現外部方位碼和主脈沖的同步,把雷達方位編碼信號、采樣頻率編碼、距離采樣深度信息、GPS信息、數字視頻按照特定的時序組合成視頻數據幀。數據幀按采集時間順序緩存于大容量靜態存儲器。
方案設計主要考慮雷達視頻帶寬,即距離分辨率。在視頻數據記錄和回放系統中影響數據記錄帶寬的瓶頸在于三方面:AD采樣量化速率、存儲器讀寫速度和計算機總線的數據傳輸速度。
隨著集成電路技術的飛速發展,AD采樣量化、存儲器讀寫速度已越來越快速,硬件設計中采用的模數轉換芯片為AD9057,該芯片是一款8位單芯片模數轉換器(ADC),專門針對低成本、低功耗、小尺寸和易用性進行了優化,提供40MSPS、60MSPS或 80MSPS編碼速率及 120MHz全功率模擬帶寬,非常適合要求出色動態性能的應用。
大容量存儲器采用4片CY7C106AV33靜態RAM組成,單片存儲容量為1M*16 bits,存儲器組的存儲容量為2M*32 bits,芯片最高讀寫速度可以達到100 MHz。
高速批量數據的傳輸,需要計算機有高的讀數速率。基于PCI總線的計算機能提供高速穩定的PCI接口,其數據帶寬理論上可達到532Mbps,在實際中,由于受硬件環境,如主機板和CPU的影響,至少可以達到132 Mbps的數據傳輸速率。系統設計采用了PCI總線傳輸數據[4],接口控制芯片為PCI9054,該芯片可以在C模式下簡便實現本地接口與PCI總線的連接,PCI9054的PCI端允許接入33 MHz時鐘,如用32位數據寬度,傳輸速率可達到132 Mbps。PCI9054可配置為從方式,計算機控制本地總線,完成數據的下發;也可配置為DMA方式,此時由PCI9054控制本地總線,與計算機內存之間直接傳輸數據,無需CPU的參與,本設計中計算機高速回讀數據基于PCI9054的DMA模式實現,將幀結構的雷達數據通過DMA方式傳給驅動程序,同時使用FPGA芯片完成輔助控制邏輯,共同實現PCI局部總線接口到外部并行接口之間的接口轉換,采用通過FPGA編程設置PCI9054的特殊功能寄存器和雙向數據緩存的設計思路,以確保的數據傳輸速率和準確性。
計算機部分數據存儲的瓶頸主要在于硬盤數據訪問速度,目前普通硬盤的數據訪問速度可達到100 Mbps,固態硬盤能夠達到更高的數據讀寫速度,可滿足實時存儲需求。
采集時序控制和實時數據傳輸是關鍵也是技術的難點所在。為保證采集數據能實時存儲,設計中采用流水線方式的數據處理方法。數據存儲器設計為乒乓結構,分成兩個緩沖區,容量各為1M*32 bits,在將一個緩沖區數據讀出并通過DMA模式傳送到計算機的同時,另一個緩沖區正在寫入采集數據,這樣兩片緩沖區交替讀寫,不會產生沖突。切換信號由雷達正北信號觸發。為了保證采集數據不丟失,計算機必須在一個雷達的天線掃描周期內將1M緩沖區數據全部讀入至計算機內存。
系統控制軟件完成數字視頻數據記錄和存儲的啟動/暫停控制以及數字視頻的回放,主要功能是接收數據、記錄數據、傳輸數據、轉換數據、顯示數字視頻。接收數據是通過PCI總線讀取數據;記錄數據則是由計算機將數據存入硬盤;轉換數據是運行程序將接收到的數據轉換成可以顯示的數據;顯示數據則是通過程序將轉換后的數據在計算機顯示器上顯示。系統軟件設計主要涉及到數據記錄控制程序和回放顯示程序的設計[5]。
1)記錄控制程序的設計
在DMA方式,PCI9054作為PCI總線和LOCAL總線的主設備,可實現PCI總線存儲空間與LOCAL總線存儲空間之間的數據傳輸。此時,PCI9054接管兩總線的控制權,進行兩個方向的數據傳輸。PCI9054芯片中和DMA操作相關的寄存器包括:DMA模式寄存器(DMAMODE)、PCI基地址寄存器(DMAPADR)、LOCAL 基地址寄存器(DMALADR)、傳輸大小寄存器(DMASIZ)和描述符指針寄存器(DMADPR)。通過這些寄存器的操作,實現PCI到LCOAL或LOCAL到PCI的DMA數據傳輸。但是這只是硬件上的實現,而要在操作系統上進行操作,還必須具有相應的驅動程序支持。在設計中,使用PLX公司專門為PCI9054芯片開發的SDK作為驅動開發的工具。使用該SDK的好處在于可以避免經常性的死機,并且提供的函數已經經過官方的測試,能夠穩定運行。
記錄控制程序利用PLXmon軟件提供的相應API函數來編寫,因為DMA模式中主要是對各相關寄存器進行操作,采 用 PlxPci_PlxRegisterRead ()、PlxPci_DmaChannelOpen()、PlxPci_DmaChannelClose()、PlxPci_DmaTransferBlock() 等 函數即可實現,PlxMon軟件自帶的SDK用戶手冊中有對這些函數使用方法的詳細說明。視頻數據記錄軟件DMA模式操作流程圖如圖3所示。

圖3 雷達視頻數據記錄軟件DMA操作流程圖Fig.3 Radar video data record software DMA mode flow chart
DMA模式操作步驟是:
①檢測系統中是否存在PLX芯片;
②若存在PLX芯片則查找PLX設備驅動并獲得詳細的設備信息;
③打開要進行讀寫操作的設備;
④對該設備進行DMA操作;
⑤讀寫完畢后對設備進行復位。
記錄控制軟件采用查詢的方式判斷DMA數據是否準備完畢,用DMA塊傳輸函數PlxPci_DmaTransferBlock將一個雷達天線掃描周期內的數字視頻數據幀一次性讀入到計算機內存緩沖區,若干數據幀以文件方式寫入硬盤。數據硬盤采用FAT32文件系統,使用一個硬盤分區。為了提高文件的寫入速度,應盡可能地讓文件以連續物理扇區的方式寫入硬盤。硬盤上保存有兩種類型數據文件:一個索引文件和大量數字視頻壓縮文件。索引文件起索引作用,訪問索引文件可以得到硬盤上保存的數字視頻數據文件的各種信息,用戶根據這些信息打開需要的數據文件,為后續的信號分析工作帶來便利。
數字視頻壓縮文件保存大量壓縮數據,即壓縮的圓數據。壓縮數據文件的名字和大小固定。壓縮數據文件的名字為文件的索引號。由于采集數據量非常大,如果寫入一個文件中,勢會對后續文件的讀取帶來困難,故在程序中增加文件切換功能,一個壓縮數據文件達到128M字節后,自動關閉、存儲該文件。應用程序支持數據覆蓋功能,如果硬盤記滿后,循環保存數據。
2)數字視頻回放顯示程序設計[6]
雷達數字視頻回放顯示程序利用圖形控件引擎,通過軟件編程實現雷達掃描變換、視頻疊加顯示等光柵顯示功能。其特點是采用通用計算機,無需開發專用硬件,因此成本低,移植方便,系統升級也容易。數據回放顯示程序讀取雷達數字視頻文件至內存,按照數據幀的協議,解析每一個數據幀的信息,從中得到采樣單元的方位信息、幅度信息,并通過轉換得到采樣單元的坐標值、灰度值,最終在顯示界面上以像素的形式顯示。在設計中將程序分成兩個部分:一部分完成讀取數據文件、解算數據的工作;另一部分設計了顯示界面,完成顯示數據的工作,實現PPI顯示或AR顯示功能。
光柵顯示系統以直角坐標方式顯示數據,而雷達PPI顯示系統以極坐標方式顯示數字視頻。對于接收到的雷達視頻信號,在PPI顯示時,要先進行坐標轉換,通過雷達方位編碼信息可以計算出天線掃描角度,將坐標轉換成直角坐標,這個轉換是通過軟件變換來實現的。
在雷達掃描變換中,每個坐標值的計算都需要用到正弦和余弦函數,如果直接計算會耗費較長時間,通常事先計算好每個方位點上的正弦和余弦值,并存儲到一個緩區內,然后通過查表的方式直接提取數據,這樣可大大降低計算量,提高顯示速度。由于正弦和余弦函數相互正交且是周期性函數,存儲一個1/4周期的正弦值后,其它角度的正弦和余弦值可以通過變換得到,因此節省了存儲容量。
雷達光柵顯示除了要顯示雷達視頻外,還要顯示距離和方位標志等二次視頻。雷達顯示系統的硬件設計原理是通過采用圖形顯示存儲器分層方法來實現的,先把雷達視頻、距離和方位標志等二次視頻繪制在不同的圖形層,然后通過硬件疊加的方式實現信息綜合。基于這種原理,用軟件實現顯示采用的是緩沖區疊加的方法,先在緩沖區中預設好雷達的距離標志和方位標志,然后與雷達的原始視頻進行或運算,最后的結果送顯示組件完成顯示。
回放顯示軟件主要包括數據文件選擇、顯示坐標轉換、時間選擇等功能模塊,通過功能模塊的設置,可在屏幕上任意選擇顯示某一個或幾個信號周期,并能對信號波形的細節進行放大或縮小,對研究信號波形的特征、信號之間的關聯、信號的噪聲具有重要意義。
利用高速A/D轉換器件、FPGA芯片,基于PCI總線設計了雷達數字視頻回波數據記錄和回放系統,解決了雷達視頻回波信號高速采集和大容量數據實時存儲等問題,同時為采集數據的回放顯示提供了軟件平臺。該系統的設計完成,為實現雷達視頻回波信號數據的實時采集、記錄、事后回放分析提供了便利的技術手段。
[1]吳順君.雷達信號處理和數據處理技術[M].北京:電子工業出版社,2008.
[2]尹志勇,焦新泉,任勇峰.雷達視頻回波信號實時采集、壓縮轉發裝置[J].計算機測量與控制,2010,18(2):479-480.YIN Zhi-yong,JIAO Xin-quan,REN Yong-feng.Real-time data acquisition and compression device of radar video echo signal[J].Computer Measurment&Control,2010,18(2):479-480.
[3]姚遠,李辰.FPGA應用開發入門與典型實例(修訂版)[M].北京:人民郵電出版社,2010.
[4]尹勇,李寧.PCI總線設備開發寶典[M].北京:北京航空航天大學出版社,2005.
[5]汪涵,羅曉平,謝定富.雷達視頻回波信號的高速采集與回放顯示[J].測控技術,1999,18(12):39-40.WANG Han,LUO Xiao-ping,XIE Ding-fu.The high speed data acquisition and review of radar video echo signal[J].Measurment&Control Technology,1999,18(12):39-40.
[6]丁智青,王媛媛,何禹華.基于軟件編程的雷達視頻顯示技術[J].電子工程,2011(4):22-24.DING Zhi-qing,WANG Yuan-yuan,HE Yu-hua.Radar video display technology based on software programme[J].Electronic Engineering,2011(4):22-24.