一種用于并聯(lián)LED驅(qū)動的分時復用控制電路

何業(yè)軍，尹 婷,許 晶

(1.廣東省中山職業(yè)技術學院，廣東 中山 528404;2.中國電力科學研究院，湖北 武漢 430074)

引言

光源，LED已經(jīng)廣泛用于照明光源和背光光源[1-3]。與傳統(tǒng)光源相比，LED光源色彩還原性好、壽命長、不含汞、環(huán)保，可以低電壓工作，響應速度快，控制較為方便，且設計靈活[4]。

近年來，高亮度LED以節(jié)能和長壽命的優(yōu)勢開始替代白熾燈、鹵素燈、熒光燈、HID燈等光源，在建筑照明、裝飾照明以及標識牌照明等方面的應用，為LED的發(fā)展提供了更為廣闊的前景[5]。

在背光應用方面，LED背光已經(jīng)逐漸取代傳統(tǒng)的CCFL背光，LED不僅可以使屏幕厚度減半，還可以使功耗降低50%[6]。

在LED的實際生產(chǎn)過程中，由于在晶圓生成、切割、封裝等環(huán)節(jié)的環(huán)境不可能完全一致，在出廠前得到的LED產(chǎn)品之間實際上存在著較大的差異。由于LED器件本身特性，在導通發(fā)光時，其電流變化率遠小于電壓變化率[7]，故出廠篩選時，大多基于一致電流發(fā)光值，并給出導通電壓范圍[8]。

這樣在實際應用中，LED的亮度取決于流過它的電流，將多個LED組合使用時，各管電流均必須相同，整個組件才能產(chǎn)生一致的亮度。實現(xiàn)相同電流最簡單的方法，是串聯(lián)多個LED，這樣不用再特別篩選LED, 就能確保流過各個LED的電流相同。但是串聯(lián)時的總電壓為多個LED的導通電壓之和，一般需要使用具有升壓功能的LED驅(qū)動電路，使得成本增加；且一個LED發(fā)生故障就會使整串LED失效。將多個LED并聯(lián)的設計方法，一般無需的升壓電路，電磁干擾較小，容錯性較強，但難以保證各LED的電流相同。但為了保證并聯(lián)LED亮度的均勻性，必須對LED進行特別差異篩選，使得相同的正向電壓有相同的電流。 隨著所用LED組合數(shù)量的增加，成本也會因差異篩選而增加。 即使經(jīng)過差異篩選LED的導通電壓值仍會存在一個變化范圍，影響亮度的均勻性[9-10]。

本文討論了一種無需對LED進行特別差異篩選的LED驅(qū)動電路。

1 原理

1.1 總體思路

采用分時復用的思路，對于多個支路并聯(lián)的情況，輪流使用每個內(nèi)部驅(qū)動通道驅(qū)動外部的LED。當分時頻率足夠高時，各個支路的平均電流相等，且肉眼無法識別。為了實現(xiàn)足夠高的分時頻率，使用了高速運算放大器。

1.2 連續(xù)可調(diào)的控制電路

傳統(tǒng)用固定參考反饋電壓，幾級可調(diào)反饋電阻，如圖1所示，VREF為固定反饋點參考電壓，通過運算放大器使得反饋點的電壓保持等于VREF，通過調(diào)節(jié)開關S1選擇不同的電阻R1或者R2來決定通過發(fā)光LED的電流大小，從而調(diào)節(jié)發(fā)光強度。由于開關的數(shù)量有限，因而能調(diào)節(jié)的發(fā)光亮度也是有限而不連續(xù)的。

圖1 可調(diào)電阻反饋電路Fig.1 Feedback Loop with Variable Sense Resistor

本電路用可調(diào)參考反饋電壓，固定反饋電阻[11-14]。如圖2所示，IREF為參考電流，對Rv和R1取適當?shù)谋壤诩呻娐防锟梢酝ㄟ^版圖設計取得非常高的比例精度，于是通過發(fā)光LED的電流可以精確通過IREF取得。這里IREF可以在外部控制信號輸入或者在內(nèi)部通過控制信號生成，為連續(xù)模擬信號，因此通過發(fā)光LED的電流連續(xù)可調(diào)，發(fā)光亮度連續(xù)可調(diào)。

(1)

圖2 可調(diào)輸入電流反饋電路Fig.2 Feedback Loop with Variable Current Reference

1.3 高速反饋控制電路

傳統(tǒng)用二級或者三級運放驅(qū)動末級NMOS/NPN，反饋環(huán)路速度限制于主級點以及單位增益帶寬。

對于圖1和圖2中的運算放大器設計，傳統(tǒng)如圖3所示，整個反饋環(huán)路的主級點在于Q5的柵極，次級點在于運放的輸出點OUT即圖1中NPN Q1的基極。次級點決定了環(huán)路的單位增益帶寬，直接限制了環(huán)路的相應速度。這里的次級點大小可以近似地計算為f0，即

(2)

圖3 傳統(tǒng)兩級運算放大器Fig.3 Traditional Two Stage Op-Amp

Ro為OUT點的等效小信號電阻，Co為OUT點的等效小信號電容，近似為外部負載電容，即圖1中NPN Q1的基級電容，這個電容大小取決于應用負載的需求和半導體工藝，很難在內(nèi)電路設計改變。Ro近似為圖3運放的輸出阻抗。當運放的增益為A時，在保證環(huán)路穩(wěn)定性的前提下，環(huán)路帶寬近似為f，即

(3)

由于反饋電路需要足夠的增益，A至少為70dB以上，即3000倍以上。在常見的CMOS工藝下，f0一般大約在幾十到幾百千赫茲，故整個環(huán)路帶寬f一般在幾十赫茲的量級，難以用于高速的分時電路。

現(xiàn)在用單級折疊套筒運放加源跟隨器[15]，極大提高環(huán)路速度。

如圖4所示，第一級放大采用折疊共源弓柵放大，取得足夠大的增益和輸出擺幅。第二級采用一個N MOSFET的源跟隨器，取得很小的輸出阻抗。對比圖3中的運放，圖4運放的輸出阻抗顯著降低，一般可降低近三個數(shù)量級，因此次級點往高頻移動，環(huán)路單位增益帶寬顯著增大，環(huán)路反應速度大幅提高，基本可以滿足時分電路的需求。

圖4 高速帶源跟隨器的單級折疊套筒運放Fig.4 Signal Stage Folded Cascode Op-Amp with source follower

這種運放存在輸出擺幅較小的缺點，最高為電源電壓減去一個閾值電壓，但是在系統(tǒng)應用中，可以通過恰當?shù)倪x擇，使得需求擺幅不需要達到太高，避免圖4運放的這個弱點。

1.4 基于時分原理的驅(qū)動電路

傳統(tǒng)運放反饋環(huán)路存在工藝失調(diào)。對于現(xiàn)在的集成電路工藝，在實際流片過程中必然存在各種精度問題，直接導致器件的實際性能尺寸變化。在電路設計中應該完全一樣的器件，在實際生產(chǎn)出來之后，都存在一定的失配現(xiàn)象。這種失配對于運算放大器而言，體現(xiàn)在應用中就是失調(diào)電壓。圖1或圖2的反饋環(huán)路中，失調(diào)電壓會導致反饋點(電阻采樣點)的電壓和預設電壓有一個固定的偏差。通常這種偏差經(jīng)驗上會導致發(fā)光LED的電流有5%左右的誤差。

在實際應用中，如果使用單支路串聯(lián)發(fā)光LED，這個不大的誤差并不會導致嚴重的應用問題。但是，現(xiàn)在隨著顯示設備的尺寸不斷加大，對于單一顯示設備需要的背光LED越來越多，常見的大屏電視的背光LED可以多達十幾甚至幾十個[16-17]。如果這些背光LED采用單支路串聯(lián)，需要LED的驅(qū)動電壓達到一個很高的數(shù)字。例如，十五個3.2V的背光LED串聯(lián)需要的驅(qū)動電壓至少是四十八伏以上，過高的電壓對應用電路的設計和外部分立器件的要求會更高，使得整個顯示設備的成本上升，可靠性安全性下降。因此，比較多的時候，采用多支路并聯(lián)的方式來驅(qū)動較多的發(fā)光LED[18]，如圖5所示。

圖5 多支路并聯(lián)LED驅(qū)動Fig.5 Parallel LED Driver

如圖5所示，把多個發(fā)光LED分成幾組，分別串聯(lián)，降低每組發(fā)光LED個數(shù)，從而降低需要的LED驅(qū)動電壓VDDP。如例中的十五個LED可以分成三組，每組五個，那么16V驅(qū)動電壓就可以滿足應用，降低整個系統(tǒng)需求。

多個并聯(lián)支路會帶來一個新的問題，即集成電路的工藝失配。如圖5中運放OP-AMP1, OP-AMP2…OP_AMPn，有著不同的失調(diào)電壓，R1,R2，…，Rn有著不同的電阻阻值，造成通過各支路的電路不完全同。在常規(guī)應用中，各支路的電流有著5%～10%的誤差是比較常見的。對于發(fā)光LED來說，電流的變化直接反映到亮度的變化。對于大屏顯示設備，如果背光LED的電流有5%～10%偏差，在顯示設備上，則可以看到明顯的亮度不均。

現(xiàn)在使用一種時分電路的方式，分時輪換使用每個通道輪流驅(qū)動各組背光LED，從而在宏觀上，各個支路的平均電流近似相等，從而達到各支路亮度一致，圖6所示為一個雙通道的時分方式。兩個通道驅(qū)動電路的控制系統(tǒng)輪流給兩個通道使用，恰當?shù)倪x擇切換的時間和開關，可以使得兩組LED的電流平均值接近相等。

圖6 兩路分時復用LED驅(qū)動Fig.6 Time-Division Rotation Driver with Two Channels

1.5 電路集成

本電路設計目標為設計輸出電流盡可能一致的多通道LED驅(qū)動電路，下面主要討論雙通道的驅(qū)動電路，多通道LED驅(qū)動電路可以簡單類似推出。

由于時分電路的存在，LED的電流(亮度)會周期性的變化，如果時分的頻率較低，可能被人眼察覺，因此，時分的頻率不能太低。習慣上取1kHz以上可以取得較好的效果，頻率越高LED的電路(亮度)均勻性越好，瞬態(tài)響應越快，但是電路實現(xiàn)難度越大。

對于時分的雙通道驅(qū)動電路，有兩個負反饋環(huán)路，并且兩個環(huán)路部分以固定的頻率交換使用部分電路，為了保證環(huán)路工作正常，每個獨立環(huán)路必須有比時分調(diào)制頻率更高的工作帶寬，因此，反饋環(huán)路的中的運算放大器需要前文討論的高速運算放大器。這里采用國內(nèi)常用成熟的1μm模擬CMOS工藝來仿真這個電路。

圖7 反饋環(huán)路第一級運算放大器Fig.7 Op-Amp as the First Stage of Feedback Loop

圖7為實際用于仿真的運算放大器的第一級。圖8為運算放大器的整個電路，包括了輸出級，偏置電路和補償電路。整個負反饋環(huán)路中，僅運算放大器的第一級為放大級，故把主極點放在第一級的輸出點，如圖8中MN6的補償電容。圖9為雙刀雙擲開關電路。SW為開關選擇，X1對應Y1, Y2; X2對應Y2, Z2。實際電路使用中，電流采樣點FB一般選取較低，故X2僅使用單邊NMOS作為開關。圖10為總體集成電路，VDD/GND分別為電源/地線，設計工作電壓為5V。LED1/LED2為兩串LED的驅(qū)動輸出。CLK為時分頻率的時鐘輸入，設計為100kHz，占空比50%的方波。IREF為參考電流輸入，輸入范圍為1μA～100μA，分別對應LED1/2的輸出電流為1mA～100mA，放大比例為1000倍。

圖8 單通道LED驅(qū)動電路Fig.8 Single Channel LED Driver

圖9 雙刀雙擲開關Fig.9 DPDT Swtich

圖10 頂層電路Fig.10 Top Level Schematic

2 仿真計算

仿真為基本LED驅(qū)動功能，驅(qū)動兩串LED，每串串聯(lián)有九個LED。

建立仿真電路圖如圖11所示。采取工藝為1μm 40V 高壓模擬工藝，根據(jù)晶圓廠的工藝文件以及通常流片經(jīng)驗，假設在第2通道的運算放大器的第一級存在一對NMOS有3%的失配，如圖12所示MN2比MN1的溝道長度大3%：電路的工作電壓設定為5V，延時20μs，發(fā)光LED的工作電壓設定為36V，延時30μs；每個驅(qū)動通道驅(qū)動的一串LED為九枚；電路工作頻率為100kHz，CLK信號為占空比50%的100kHz方波，延遲50μs生效，即初始50μs里CLK信號固定為0，此時存在失配的運算放大器通道二對應D11～D19串LED；IREF信號為1～100μA的電流，輸出LED電流設計值為IREF的一千倍，延時25μs。仿真結果如圖13～圖19所示。

圖11 仿真測試電路Fig.11 Simulation Circuit Schematic

圖12 失配運算放大器Fig.12 Op-Amp with mismatch

當IREF=100μA時結果如圖13， 粗實線為通道1電流，細實線為通道2電流，橫軸為時間，每格30μs，縱軸為電流值，每格20mA。

圖13 IREF=100μA 仿真結果Fig.13 Simulation Results with IREF=100μA

圖14 IREF=100μA 仿真結果放大Fig.14 Zoom in of Simulation Results with IREF=100μA

圖15 IREF=10μA 仿真結果Fig.15 Simulation Results with IREF=10μA

圖14為圖13在36～72μs的局部放大。實線為通道1電流，點劃線為通道2電流，橫軸為時間，縱軸為電流值，每格0.5mA。可見，在CLK工作之前，即50μs之前，通道 2 的電流為準確的100mA，而由于“工藝偏差”而“存在”失配的通道1 電流約為101.9mA，出現(xiàn)了1.9%的偏差。在時鐘CLK工作之后，通道1和通道2交替使用內(nèi)部的兩個運算放大器，輸出電流輪流在100mA和102.3mA之間切換，且占空比相同，因此，在宏觀的時間長度內(nèi)，通道1和通道的平均電流都是100.95mA，基本不存在明顯偏差。

當IREF=10μA時結果如圖15，粗實線為通道1電流，細實線為通道2電流，橫軸為時間，每格30μs，縱軸為電流值，每格20mA。

圖16為圖15在36～72μs的局部放大。可見，在CLK工作之前，即50μs之前，實線為通道1電流，點劃線為通道2電流，橫軸為時間，縱軸為電流值，每格0.5mA。可見，通道 2 的電流為的10.3mA，而由于“工藝偏差”而“存在”失配的通道1電流約為11.6mA，出現(xiàn)了13%的偏差。在時鐘CLK工作之后，通道1和通道2交替使用內(nèi)部的兩個運算放大器，輸出電流輪流在10.3mA和11.6mA之間切換，且占空比相同，因此，在宏觀的時間長度內(nèi)，通道1和通道2的平均電流都是10.95mA，基本不存在明顯偏差。

圖16 IREF=10μA 仿真結果放大Fig.16 Zoom in of Simulation Results with IREF=10μA

當IREF=1μA時結果如圖17，粗實線為通道1電流，細實線為通道2電流，橫軸為時間，每格30μs，縱軸為電流值，每格0.5mA。

圖17 IREF=1μA 仿真結果Fig.17 Simulation Results with IREF=1μA

圖18為圖17在36～72μs的局部放大。可見，在CLK工作之前，即50μs之前，實線為通道1電流，點劃線為通道2電流，橫軸為時間，縱軸為電流值，每格0.5mA。可見，通道 2 的電流為的1.1mA，而由于“工藝偏差”而“存在”失配的通道1 電流約為2.1mA，出現(xiàn)了91%的偏差。在時鐘CLK工作之后，通道1和通道2交替使用內(nèi)部的兩個運算放大器，輸出電流輪流在1.1mA和2.1mA之間切換，且占空比相同，因此，在宏觀的時間長度內(nèi)，通道1和通道的平均電流都是1.6mA，基本不存在明顯偏差。

圖18 IREF=1μA 仿真結果放大Fig.18 Zoom in of Simulation Results with IREF=1μA

綜上三種不同的負載仿真結果，在沒有采用時分電路的傳統(tǒng)驅(qū)動方式前，負載越輕，通道間的相對偏差越大，當輸出負載為最大值的1%時，偏差可以達到一倍左右。在采用時分電路之后，雖然通道輸出與預想值之間存在的絕對偏差沒有減小，但是通道之間的相對偏差小到可以忽略不計。

圖19為變化的IREF仿真，從 5 μs到120 μs，IREF線性的從100mA降到0。粗實線為通道1電流，細線為通道2電流，橫軸為時間，每格30μs，縱軸為電流值，每格20mA。從約5μs處起，通道1，2的電流分別為102mA和100mA，在約10μs處，兩通道交換使用內(nèi)部放大器，通道1，2電流變?yōu)?5.6mA和97.5mA，在約15μs出，再次交換使用內(nèi)部放大器，通道1，2電流變?yōu)?3.3mA和91.3mA。在約110μs處，通道1，2電流為9.2mA和10.5mA，在約115μs處，再次交換使用內(nèi)部放大器，通道1，2電流為6.04mA和4.88mA。對于從5μs到115μs整個過程，IREF從120μA低到5μA, 平均值為52.2μA，通道1電流平均值為53.33mA，通道2電流平均值為53.31mA，通道1的絕對偏差為2.16%，通道2的絕對偏差為2.13%，但通道1和通道2的相對偏差僅為0.019%。

圖19 IREF逐漸降低仿真結果Fig.19 Simulation Results with IREF Drop

本仿真結果，在IREF線性變化的過程中，通道1和2的電流也是跟隨著線性變化；且 1，2通道輪流使用兩個內(nèi)部放大器，通過時分電路使得彼此之間的相對偏差趨近于零。

3 工藝技術要求

對于本文的分時復用電路，是基于國內(nèi)常見的模擬CMOS工藝，其選擇要注意以下幾點：

1)器件的耐壓值不低于應用環(huán)境，例如本電路的兩個內(nèi)部驅(qū)動管MNdrv1和MNdrv2都是選擇的高壓NMOS，其漏端耐壓高達40V。

2)電流采樣反饋點電壓低于工作電壓減去兩倍MOSFET閾值電壓，例如本電路的反饋點電壓設計最大為0.9V左右，遠低于 5V電源電壓減去兩倍NMOS閾值電壓。

3)模擬工藝存在相對可靠電阻器件。

4 總結

本文提出一種基于分時復用電路的背光LED驅(qū)動電路，經(jīng)過理論分析和仿真計算驗證了該電路的可行性和有效性。對于該電路的總結如下：

1)基于輸入可調(diào)的運算放大器產(chǎn)生的驅(qū)動控制電路，可以線性可調(diào)的控制輸出電流的大小。

2)采用折疊單極運算放大器和兩級源跟隨器的反饋環(huán)路，可以獲得相當高的帶寬，從而可以支持高達100kHz的快速切換。

3)采用時分電路的背光LED驅(qū)動電路，能明顯有效的消除各個通道之間的相對偏差，從而實現(xiàn)大屏幕背光的亮度均勻性。

[1] 方佩敏. LED的發(fā)展概況[J]. 今日電子, 2006(8): 37-41.

[2] 呂強，劉金龍. 淺析一種LED調(diào)光方式[J].照明工程學報, 2010,21(增刊): 82-84.

[3] 平板電腦分辨率提高直下式LED成長增速{J]. 消費電子, 2012(1): 71.

[4] 李秀真. 超薄液晶電視用LED背光模組的設計[J]. 現(xiàn)代顯示, 2010(12): 40-49.

[5] 洪峰，滿瑞. 高亮度LED驅(qū)動芯片概述[J]. 數(shù)字通信, 2011,38(2): 71-74.

[6] 顏重光. 背光及照明用LED驅(qū)動IC技術市場分析[J]. 電子產(chǎn)品世界, 2008(10): 39-44.

[7] 程安寧，王晉，尚相榮. 白光LED的PWM驅(qū)動方式分析[J]. 電子設計工程, 2010,18(2): 109-111.

[8] 王新. 中大尺寸LCD背光應用的LED驅(qū)動方案[J]. 電子產(chǎn)品世界, 2007(1): 97-100.

[9] 賈金萍，張志東. LED背光源亮度均勻性的研究[J]. 現(xiàn)代顯示, 2006(4): 19-22.

[10] Brian Law. 針對便攜式應用的LED驅(qū)動解決方案[J]. 電子產(chǎn)品世界, 2008(3): 131-133.

[11] Huang-Jen Chiu, Shih-Jen Cheng. LED Backlight Driving System for Large-Scale LCD Panels[J]. IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS, VOL. 54, NO. 5, OCTOBER 2007: 2751-2760.

[12] Huang-Jen Chiu, Yu-Kang Lo. A High-Efficiency Dimmable LED Driver for Low-Power Lighting Applications[J]. IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS, 2010,57(2): 735-743.

[13] 張普雷，史永勝，史耀華. 大功率背光源用LED驅(qū)動電路的研究現(xiàn)狀與進展[J]. 液晶與顯示, 2010,25(1): 68-74.

[14] 劉波，章小兵. 使用多色LED補色的背光源[J]. 液晶與顯示, 2010,25(5): 699-701.

[15] Behzad Razavi. Design of Analog CMOS Integrated Circuit[M]. Singapore: McGraw-Hill Higher Educaion, 2001: 296-305.

[16] 劉敬偉，王剛，馬麗. 大尺寸液晶電視用LED背光源的設計與制作[J]. 液晶與顯示, 2006,21(5): 539-544.

[17] 喬中蓮，楊東升，劉飛. 液晶電視用低功耗LED背光模組設計{J]. 液晶與顯示, 2011,26(4): 455-459.

[18] Yuequan Hu, Milan M. Jovanovic. LED Driver With Self-Adaptive Drive Voltage[J]. IEEE TRANSACTIONS ON POWER ELECTRONICS,2008,23(6):3116-3125.