計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)探討

荊濤

高速數(shù)字電路設(shè)計(jì)在電子技術(shù)迅猛發(fā)展過(guò)程中不斷的對(duì)占有電子設(shè)計(jì)領(lǐng)域的比例進(jìn)行擴(kuò)大，對(duì)高速信號(hào)進(jìn)行科學(xué)合理的處理已經(jīng)發(fā)展成為關(guān)系設(shè)計(jì)成功與否的一個(gè)關(guān)鍵問(wèn)題。在設(shè)計(jì)高速數(shù)字電路過(guò)程中，導(dǎo)體往往還增加了對(duì)參數(shù)進(jìn)行分布的傳輸線功能，分析互連關(guān)系一定要以傳輸線為考慮基礎(chǔ)。雖然如此，在實(shí)際的應(yīng)用中高速數(shù)字電路仍會(huì)出現(xiàn)很多問(wèn)題，本文將對(duì)高速數(shù)字電路進(jìn)行分析，并對(duì)其設(shè)計(jì)技術(shù)進(jìn)行深入的探討。

【關(guān)鍵詞】高速數(shù)字電路 設(shè)計(jì)技術(shù) 計(jì)算機(jī)

在微電子技術(shù)飛速發(fā)展中，高速電子電路器件不斷被應(yīng)用，在現(xiàn)階段的電子設(shè)計(jì)領(lǐng)域中，高速數(shù)字電路設(shè)計(jì)已經(jīng)被廣泛應(yīng)用。高速數(shù)字電子電路設(shè)計(jì)是一門處在不斷發(fā)展與進(jìn)步中的學(xué)科，目前有很多理論尚處于研究與發(fā)展中。在我國(guó)，現(xiàn)階段的高速數(shù)字電路設(shè)計(jì)在一定程度上取得了一些成績(jī)，但是大部分都是偏于理論方面的，對(duì)于實(shí)踐操作方面還有一定的欠缺。所以，從高速電路設(shè)計(jì)的角度來(lái)看，了解和掌握高速數(shù)字電路設(shè)計(jì)方法對(duì)于實(shí)踐工程的指導(dǎo)工作有著非常直接的作用。

1 什么是高速數(shù)字電路

高速數(shù)字電路的概念：是一種由高速變化信號(hào)在電路中所產(chǎn)生的具備諸如：電容、電感等模擬特性作用的電路，其主要是由集中參數(shù)系統(tǒng)和分布參數(shù)系統(tǒng)兩個(gè)部分組成。其中，集中參數(shù)系統(tǒng)對(duì)低速數(shù)字電路設(shè)計(jì)進(jìn)行了簡(jiǎn)化處理，使其始終處于一種較為理想的狀態(tài)，所以集中參數(shù)系統(tǒng)不適用于高速數(shù)字電路技術(shù)，而是在低速數(shù)字電路設(shè)計(jì)中得到了廣泛的應(yīng)用；分布參數(shù)系統(tǒng)則比較適合用于高速數(shù)字電路設(shè)計(jì)中。分布參數(shù)系統(tǒng)的概念與實(shí)際運(yùn)行情況比較接近，其通常認(rèn)為信號(hào)時(shí)間與其所處的位置對(duì)信號(hào)的特性有著決定性作用，所以元器件間的線路長(zhǎng)度會(huì)對(duì)信號(hào)特性產(chǎn)生影響，另外，線路中的信號(hào)進(jìn)行傳輸時(shí)需要一定的延遲。

2 影響高速數(shù)字電路設(shè)計(jì)技術(shù)的問(wèn)題

高速數(shù)字電路設(shè)計(jì)成功與否取決于信號(hào)的質(zhì)量，也就是信號(hào)完整性的保持，若是無(wú)法保持信號(hào)完整性，那么就會(huì)出現(xiàn)信號(hào)失真的現(xiàn)象，影響正確數(shù)據(jù)、地址以及控制信號(hào)的生成，進(jìn)而導(dǎo)致系統(tǒng)工作出現(xiàn)錯(cuò)誤，嚴(yán)重的甚至?xí)?dǎo)致系統(tǒng)崩潰。對(duì)信號(hào)質(zhì)量產(chǎn)生影響的因素非常多，但是，對(duì)信號(hào)完整性產(chǎn)生影響的因素主要有以下三點(diǎn)：

系統(tǒng)中處于信號(hào)傳輸線位置的阻抗不相匹配，容易形成反射噪聲，這是破壞信號(hào)完整性的主要原因；信號(hào)線間的距離隨著處于印刷板位置的電路密集度不斷增大而變的愈加狹小，這就導(dǎo)致信號(hào)間的電磁耦合增大，以至于無(wú)法對(duì)其進(jìn)行忽略處理，進(jìn)而造成信號(hào)間的串?dāng)_情況越加嚴(yán)重；處于芯片內(nèi)的大量電路輸出同時(shí)動(dòng)作的過(guò)程中，因?yàn)榧纳陔娫雌矫骈g電感和電阻的影響，就會(huì)出現(xiàn)較大的瞬態(tài)電流，進(jìn)而對(duì)電源線和地線上的電壓產(chǎn)生影響，使其發(fā)生波動(dòng)和變化。

總而言之，對(duì)電路進(jìn)行合理的設(shè)計(jì)，減小或是消除上述因素對(duì)信號(hào)完整性的影響，促進(jìn)高速數(shù)字信號(hào)質(zhì)量的提高，已經(jīng)成為現(xiàn)階段所有高速數(shù)字電路設(shè)計(jì)所需要解決的主要問(wèn)題。

3 高速數(shù)字電路設(shè)計(jì)技術(shù)的具體研究

3.1 設(shè)計(jì)高速數(shù)字電路信號(hào)完整性

針對(duì)高速數(shù)字電路信號(hào)完整性的設(shè)計(jì)主要包括兩個(gè)方面內(nèi)容：第一個(gè)是研究不同信號(hào)在電路信號(hào)網(wǎng)中所產(chǎn)生的干擾，第二個(gè)是研究不同電路信號(hào)網(wǎng)傳輸信號(hào)的干擾，簡(jiǎn)單來(lái)說(shuō)，也就是研究反射和干擾的問(wèn)題。由于電路中不相匹配的阻抗因素等影響，反射問(wèn)題在低速數(shù)字電路設(shè)計(jì)中并不存在。數(shù)字電路網(wǎng)在理想狀態(tài)下的不同阻抗是相等并相互匹配的，位于數(shù)字電路傳輸線上的阻抗處于連續(xù)的狀態(tài)，因此反射現(xiàn)象不會(huì)出現(xiàn)在線路的電流和電壓中。進(jìn)行設(shè)計(jì)數(shù)字電路時(shí)，阻抗過(guò)大或是過(guò)小都會(huì)導(dǎo)致電路傳播的波形產(chǎn)生干擾現(xiàn)象，進(jìn)而對(duì)信號(hào)完整性造成影響。高速數(shù)字電路設(shè)計(jì)難以使電路與臨界阻抗的狀態(tài)相符合，因此保持系統(tǒng)處于過(guò)阻抗?fàn)顟B(tài)是一個(gè)較為合適的方法。

設(shè)計(jì)高速數(shù)字電路時(shí)首先要考慮的就是感性串?dāng)_等問(wèn)題。根據(jù)信號(hào)基本理論得出，電流在電路中是處于循環(huán)流動(dòng)的狀態(tài)，這一方面往往會(huì)被數(shù)字電路設(shè)計(jì)工作人員所忽視。信號(hào)的回路和路徑構(gòu)成了電流環(huán)路，電感在電路中隨著電流環(huán)路的增大而變大，而環(huán)路中的電流也會(huì)隨著其中的電磁場(chǎng)變化而發(fā)生改變。盡可能的對(duì)電流環(huán)路進(jìn)行減小處理，對(duì)感性串?dāng)_起到了降低的作用，在設(shè)計(jì)高速數(shù)字電路中，主要可以通過(guò)兩個(gè)方法來(lái)進(jìn)行，即對(duì)線路距離進(jìn)行增加和對(duì)電流環(huán)路面積進(jìn)行減小的處理，以此來(lái)提高高速數(shù)字電路信號(hào)的完整性。

3.2 設(shè)計(jì)高速數(shù)字電路電源

設(shè)計(jì)高速數(shù)字電路需要應(yīng)用大量的低電壓元器件，其對(duì)電源的穩(wěn)定性造成了一定的影響，這也是設(shè)計(jì)數(shù)字電路所要考慮的一個(gè)主要因素。電源完整性指的是電源在系統(tǒng)運(yùn)行中的波動(dòng)情況，也就是電源的波形質(zhì)量。在高速數(shù)字電路設(shè)計(jì)中能夠?qū)﹄娫捶€(wěn)定性造成影響有：由處于高速開關(guān)狀態(tài)下線路器件所產(chǎn)生的過(guò)大的瞬間電流，以及數(shù)字電路中過(guò)多的電感所導(dǎo)致的變大的信號(hào)回路阻抗。

高速數(shù)字電路設(shè)計(jì)的理想狀態(tài)是其電源系統(tǒng)中不存在阻抗，由于整個(gè)信號(hào)回路不存在阻抗的耗損問(wèn)題，可以使電源系統(tǒng)中各個(gè)點(diǎn)的電位保持恒定。但是，在實(shí)際中并不存在這種狀態(tài)，電源分配系統(tǒng)往往會(huì)產(chǎn)生嚴(yán)重的干擾噪聲，進(jìn)而對(duì)整個(gè)電路的正常運(yùn)行造成影響。在進(jìn)行高速數(shù)字電路設(shè)計(jì)時(shí)，要充分考慮到電源的電感和電阻因素，對(duì)其進(jìn)行降低處理?，F(xiàn)階段在電路系統(tǒng)中大多都是采用大面積的銅質(zhì)材料，這遠(yuǎn)遠(yuǎn)不能滿足高速電路設(shè)計(jì)的標(biāo)準(zhǔn)和要求，因此在設(shè)計(jì)的過(guò)程中還要對(duì)其它影響因素進(jìn)行綜合的考慮，其中將去耦電容運(yùn)用到電路中就是一個(gè)非常簡(jiǎn)單有效的方法。

4 結(jié)語(yǔ)

綜上所述，電子設(shè)計(jì)正在朝著速度快、密度高的方向發(fā)展和進(jìn)步，在這種狀態(tài)下的電子系統(tǒng)，為了能夠?qū)Ω咚贁?shù)字電路設(shè)計(jì)問(wèn)題進(jìn)行有效合理的解決，對(duì)高速數(shù)字電路設(shè)計(jì)方法和手段進(jìn)行創(chuàng)新和改進(jìn)是勢(shì)在必行的。不斷促進(jìn)高速數(shù)字電路設(shè)計(jì)方法可行性的提高，為其在現(xiàn)代化技術(shù)的發(fā)展進(jìn)程中不斷進(jìn)步提供了可靠保障。

參考文獻(xiàn)

[1]李琳琳.高速數(shù)字電路設(shè)計(jì)中電源完整性分析[J].火控雷達(dá)技術(shù)，2010（02）.

[2]馮巨標(biāo).高速數(shù)字電路電源分配網(wǎng)絡(luò)的近場(chǎng)電磁干擾研究[D].哈爾濱工業(yè)大學(xué)，2012.

[3]付亞如.淺談高速數(shù)字電路特性與信號(hào)完整性設(shè)計(jì)[J].黑龍江科技信息，2011（04）.

[4]張婧.高速數(shù)字電路信號(hào)完整性仿真設(shè)計(jì)與驗(yàn)證[D].西安電子科技大學(xué)，2013.

作者單位

裝甲兵工程學(xué)院信息系 北京市 100072endprint