基于IEEE 1500的NoC資源節點Wrapper設計*

王建喜，許川佩，王 光

（桂林電子科技大學電子工程與自動化學院，廣西自動檢測技術與儀器重點實驗室，桂林 541004）

NoC是借鑒計算機網絡技術設計［1］的片上網絡芯片，路由節點組成的通訊架構實現數據的路由［2］和分組交換［3］，資源節點通過與路由節點的一對一通信實現各種不同功能的資源節點在通訊架構中的交互通信，NoC系統由此實現各項復雜功能。

分布式的網絡體系結構［4］和集成電路復用技術使得NoC在面對功能需求增多時，通過增大NoC系統規模即可集成更多的資源節點。但伴隨著系統規模的增大以及集成度的提高，如何應對可能出現的故障導致的測試需要成為NoC進一步發展亟待解決的問題。

從NoC的基本結構來看，主要測試對象包括路由節點、互連線以及資源節點，其中路由節點全部相同的特點方便了對其測試方案的設計，而且所構建的通訊架構成為路由節點測試的最直接方法［5］；互連線是節點之間的數據交換路徑，完成的功能單一，而且制造工藝的進步使得互連線出現開路、短路、串擾［6］等故障的概率大為降低；與路由節點和互連線相比，NoC系統中的資源節點各不相同，這給測試帶來極大的困難，如何為資源節點建立統一、高效的測試方案［7］成為NoC測試研究中的一大難題，本文即針對資源節點的測試展開研究。

1 NoC資源節點測試特征分析

NoC系統中資源節點各不相同，相比復用率高、具有一定結構的路由節點和互連線，資源節點的測試較為繁雜。在資源節點設計驗證階段，對重要節點部位引出測試點信號可方便故障偵察，但在NoC系統集成階段不可能將測試點信號引出。

NoC的設計思想著重于資源的復用，不可能所有的資源節點都從底層開始設計，而且由于知識產權的問題，諸多資源節點的內部具體結構并不公開，因此對資源節點的測試主要以輸入端口施加測試矢量、輸出端口捕獲測試響應的方法進行。

整合考慮組合邏輯、時序邏輯的資源節點輸入、輸出端口類型，主要包括數據信號、時鐘信號、復位信號、功能設置信號、功能指示信號等，不難發現對于工作時序復雜的資源節點，時鐘信號端、功能設置端往往需要頻繁的信號變化，而數據信號可能在多個工作時鐘或多數時間內并不變化。因此，針對不同端口的測試特征構建測試機制是提高測試效率的有效手段。

2 NoC資源節點測試方法分析

NoC系統中，資源節點連接于路由節點的本地端口，如何建立資源節點測試的數據施加機制決定著測試效率的高低。在NoC系統中，資源節點的測試方法大致有3種：

（1）復用NoC通訊架構 測試矢量數據只需經由某路由節點的通信端口發送到路由節點網絡中，即可按照網絡的路由協議到達并施加于待測資源節點，測試響應數據同樣以路由通信的方式經NoC通訊架構返回。

（2）邊界掃描測試 為NoC系統中的資源節點設計邊界掃描結構，利用邊界掃描鏈路將測試矢量數據串行移位到待測資源節點的邊界掃描單元［8］，即可施加于待測資源節點，測試響應數據經邊界掃描單元捕獲后從鏈路中串行移位輸出。

（3）IEEE 1500 Wrapper 為資源節點設計基于IEEE Std 1500 的 Wrapper［9］，測 試 矢 量 數 據 通 過Wrapper提供的測試接口施加于待測資源節點，測試響應數據同樣由測試接口輸出。

復用NoC通訊架構的方法，只需將測試訪問設備或BIST測試邏輯連接于NoC某路由節點的通信端口，此外不需要圍繞NoC構建測試結構，但復用NoC通訊架構的方法必須確保通訊架構的可靠性，以保證測試矢量數據準確、快速地完成路由，而隨著通訊架構復雜度的增大，通訊架構自身、路由算法帶來的未知因素增多，如擁塞、丟包、延遲等嚴重影響測試結果的不確定性因素，因此復用NoC通訊架構的方法一般僅用于功能測試。邊界掃描測試方法和基于IEEE 1500 Wrapper的測試方法避開通訊架構建立了測試訪問機制，其中邊界掃描測試方法應用掃描鏈［10］實現測試功能，而IEEE Std 1500定義的Wrapper為可測性設計提供了標準化、模塊化、可擴展［9］的技術方案，兩者最大的區別是：①IEEE 1500 Wrapper具有擴展并行訪問端口的設計機制，而邊界掃描只有一位的串行測試數據接口［11］；②IEEE 1500 Wrapper的技術優勢在于嵌入式內核的可測性設計和測試，而邊界掃描測試的技術優勢在于互連測試。基于以上因素，對于NoC片內的資源節點，設計IEEE 1500 Wrapper更具有技術優勢。

3 IEEE 1500 Wrapper設計

IEEE Std 1500主要從寄存器單元和測試接口兩方面對Wrapper硬件結構進行定義。寄存器單元包括邊界寄存器WBR、指令寄存器WIR和旁路寄存器WBY；測試接口包括串行接口WSP、可選并行接口WPP。WSP接口由串行輸入WSI、串行輸出WSO，以及一組串行控制接口WSC組成；WPP接口由并行輸入WPI、并行輸出WPO，以及一組并行控制接口WPC組成，由寄存器單元和測試接口組成的Wrapper結構如圖1所示。

圖1 IEEE 1500 Wrapper

WSC接口用于控制Wrapper從WSI/WSO串行移入/移出測試指令或測試數據并進行一系列的測試操作，包含一系列接口信號：WRCK、WRSTN分別用于Wrapper的工作時鐘和復位信號，Selec?tWIR、ShiftWR、UpdateWR、CaptureWR 分別用于Wrapper WIR選通、指令/數據移位、指令/數據更新、指令/數據捕獲的基本測試操作［9］。在特定情況下設計的WBR寄存器可能需要一個或多個輔助時鐘以及數據翻轉信號TransferDR以具備更多的測試操作功能。

由于WPC接口對WPI/WPO和Wrapper的控制作用和WSC接口的功能非常類似，因此多數情況下，在需要設計并行測試接口時，僅為Wrapper設計WPI/WPO接口，而相關指令和數據的并行測試操作由WSC接口控制。而且，并行測試接口WPP的設計理念一般遵循“分段并行”的思想，即在輸入、輸出端口較多時，設計WBR鏈的分段并行輸入、輸出端口，每段WBR鏈內依舊依照串行方式。

3.1 IEEE 1500 WBY設計

如圖1所示，旁路寄存器WBY位于WSI、WSO之間，其作用是為WSI和WSO提供一條最短的移位路徑，實現對WBR鏈的旁路。一般情況下，WBY按1位長度設計，如圖2所示，特殊情況下可設計為多位長度。

圖2WBY寄存器

圖2中，使能信號WBY_en取決于WIR選擇信號SelectWIR和Wrapper指令，當SelectWIR=0且當前有效指令選擇WBY作為WSI-WSO之間的移位路徑時，WBY_en有效。

3.2 IEEE 1500 WBR設計

WBR是Wrapper執行測試的關鍵部分，其由一系列位于內核邏輯輸入、輸出端的基本單元組成，典型的WBR單元［12］如圖3所示。

圖3 典型的WBR單元

典型WBR單元的功能如表1所示，表中“FF”代表觸發器Q端的輸出值，“（WRCK）”表示需要WRCK的上升沿觸發。

根據圖3和表1，典型WBR單元可完成的各項基礎功能如下：

（1）正常工作

（Hold_EN，Scan_EN）=（0，X），信號 CFI→CFO的選通使得WBR相當于“透明”狀態，不對正常輸入、輸出信號產生影響；

（2）Shift操作

（Hold_EN，Scan_EN）=（X，1），在 WRCK 上升沿，CTI端的數據向CTO端移位，即實現WBR單元之間的數據串行移位；

（3）Update操作

（Hold_EN，Scan_EN）=（1，X），觸發器FF的值經CFO端更新輸出，即輸入端WBR單元中的數據向內核輸入端施加，輸出端WBR單元中數據向外部互連電路激勵輸出；

（4）Capture操作

（Hold_EN，Scan_EN）=（0，0），在 WRCK 上 升沿，CFI端的數據捕獲進觸發器FF，即輸入端WBR單元捕獲外部輸入互連線路的信號，輸出端WBR單元捕獲內核輸出端的信號。

典型WBR單元具備以上操作功能即可完成基本指令操作，但在實際的測試操作中不可避免的問題如下：

（1）在 Shift操作中，Hold_EN=0，CFI直通CFO端；Hold_EN=1，CFO輸出WBR中的數據，在數據移位過程中CFO總經受新移入數據的影響。而對于輸入端WBR單元，CFO直接影響到內核輸入端，對于輸出端WBR單元，CFO直接影響到相連的外接電路，即在Shift操作中CFO端具有不安全性輸出，可能會對電路造成破壞。

（2）選擇器Mux2的選擇信號Hold_EN=1時，Shift操作和Update操作的條件重合，導致每一步Shift操作均伴隨著Update操作，Update操作缺乏可控性，給測試操作帶來極大的不便。

（3）在Capture操作中，CFI端信號需在傳遞到CFO端后方可被捕獲進WBR單元，這給CFO帶來不必要的信號變化，同樣有不安全性的問題。

文獻［13］中改進設計的WBR單元如圖4所示，加入了安全值選擇器Mux3。但Mux2的選擇信號設計為UpdateWR，涵蓋了對Update操作、Capture操作的控制，在諸多應用場合受到一定的限制。

圖4 文獻［13］設計的WBR單元

文獻［14］中改進設計的WBR單元如圖5所示，加入D觸發器FF2用于執行Update操作。此設計方案存在的問題是：在WRCK上升沿總會觸發Shift操作、Capture操作之一，雖然本身支持Shift操作、Cap?ture操作、Update操作沒有問題，但當WSC接口信號控制的其他WBR單元（可在同一個或多個Wrapper中）需要執行Update操作或Transfer操作時，此設計方案的WBR單元將錯誤發生Capture操作。因此，應當避免Shift操作、Capture操作在WRCK上升沿作用下的“互補關系”。

圖5 文獻［14］設計的WBR單元

文獻［15］同樣對WBR單元的設計作了改進，但仍然僅是一種設計方法，由于被測對象端口的工作時序復雜程度不同，單純一種WBR單元的設計方法有待改進。本文在IEEE Std 1500的基礎上，分別設計1位移位長度的WBR單元和2位移位長度的WBR單元，其中1位移位長度的設計如圖6所示，D觸發器DFF_1構成CTI與CTO之間的1位移位單元。

圖6 1位移位長度的WBR單元

圖6中，DFF_1負責響應Shift操作或Capture操作，DFF_2負責響應Update操作。Work_Mode信號由WRSTN和相關指令（WS_BYPASS等）控制，用于選擇“正常工作”或“測試工作”狀態。本文所設計的WBR單元具備安全和鉗位功能，在WS_SAFE測試指令有效時，CFO輸出安全值Safe_Value，在WS_CLAMP指令有效時，CFO鉗位輸出WBR單元值（即DFF_1的存儲值）。

根據本文前述分析，資源節點在某一特定時序下完成工作時，功能設置和時鐘等特殊功能端往往需要在“0”和“1”之間多次反復切換。使用Wrapper對此類資源節點進行測試時，移入一組測試數據后，僅因為需要將功能設置端或時鐘輸入端WBR單元中的值“由0變1”或“由1變0”，就需要再次移入測試數據，而新移入的測試數據僅在這些特殊位上有變化，重復的串行移位顯然會耗費過多的測試時間。為提高測試效率，本文為此類特殊功能端設計圖7所示的2位移位長度的WBR單元。

圖7 2位移位長度的WBR單元

圖7中，DFF_3和DFF_1構成CTI和CTO之間串聯的兩位移位單元，其中DFF_1扮演“主要”操作單元，DFF_3扮演“預備”操作單元，Transfer操作可實現DFF_1和DFF_3中數據的交換。例如，假設測試數據移入后，DFF_1中為0，DFF_3中為1，Update操作可使CFO端為0，觸發Transfer操作，DFF_1中變為1，DFF_3中為0，再進行Update操作即可使CFO端為1，即實現了CFO端由0到1的變化，與此類似，特殊功能端的復雜時序輸入即可通過多次Transfer操作實現，而減少測試矢量序列的代價僅僅是測試矢量長度的少量增加。

3.3 IEEE 1500 WIR設計

指令寄存器WIR用于校驗測試指令碼，配置WBR、WBY，其組成結構包括指令碼移位寄存器、指令碼譯碼邏輯、指令更新寄存器。如圖8所示，WIR受WSC端口信號控制，在指令寄存器選擇信號Se?lectWIR=1時，指令碼移位寄存器位于WSI-WSO之間的移位路徑中，指令碼經WSI串行移入或經WIR_PI并行捕獲，譯碼邏輯譯碼產生的Wrapper指令被指令更新寄存器更新鎖存后，新指令對Wrap?per的配置有效。

圖8 WIR寄存器及工作結構

本文設計的Wrapper指令及其功能如表2所示。表中IF模式是指在INTEST指令的配置下，資源節點的輸入端由WBR控制，輸出端由WBR觀測，OF模式是指在EXTEST指令的配置下，Wrapper功能輸出端WFO由WBR控制，Wrapper功能輸入端WFI由WBR觀測。

表2 Wrapper指令

3.4 LIFO資源節點Wrapper設計

實驗為10 byte的堆棧（LIFO）資源節點設計的Wrapper如圖9所示，其中clk端是2位移位長度的WBR單元，其余是1位移位長度的WBR單元。

指令對Wrapper的配置通過7個二選一選擇器實現，如圖9所示M0～M6，標有黑原點的輸入端在選擇信號為1時選通。Wrapper指令對M0～M6的配置如表3所示，其中“X”表示任意。

圖9 LIFO資源節點Wrapper設計

表3 Wrapper指令的配置數據

4 實驗結果分析

本文以10 byte的LIFO為實驗對象，分別進行正常工作、測試工作的實驗。正常工作的實驗截圖如圖10所示，壓棧狀態（W_push=1）下，在10個W_clk時鐘作用下，10 byte數據依次壓入棧中，棧指針IP_sp從遞增到4′ha時，棧滿信號W_full置1；出棧狀態（W_pop=1）下，在10個W_clk時鐘作用下，10 byte數據依次出棧，棧指針IP_sp遞減到0時，棧空信號W_empty置1。實驗表明，在設計了IEEE 1500 Wrapper后，LIFO資源節點的正常工作未受影響，此時Wrapper默認處于旁路模式（WS_BYPASS=1）。

LIFO測試工作實驗如圖11所示，測試矢量如表4所示。WS_INTEST指令（0001）以低位優先方式移入Wrapper并更新有效后，在Shift操作狀態下將表4中的矢量1移入Wrapper WBR單元，經過“Update-Transfer-Update”的操作，字節31h被壓入棧中，再以同樣方式將矢量2中的A8h壓入棧中。在矢量3移入Wrapper，經過“Update-Trans?fer-Update-Capture”的操作，輸出端WBR捕獲到出棧數據A8h，矢量4施加后，輸出端WBR捕獲到出棧數據31h。實驗表明，本文所設計Wrapper能夠能夠準確無誤的對LIFO資源節點進行測試。

圖10 LIFO資源節點正常工作實驗

圖11 LIFO資源節點測試工作實驗

表4WS_INTEST測試矢量

本文針對LIFO的時鐘端設計2位移位長度的WBR單元，而對其他端口設計1位移位長度的WBR單元，相比目前常見的純1位移位長度的設計方案，本文的優勢如表5所示。由于入棧、出棧的次數相同，表中N為偶數；測試時間指WRCK時鐘數，計算范圍是在移入測試矢量到捕獲測試響應之間，目的是比較設計方案的差異性部分。

表5 設計方案的優劣比較

由表5可見，在LIFO測試矢量L=12的情況下，本文設計方案的測試時間相比純1位長度WBR的方案減少10N個WRCK時鐘，隨著N的增大，本文的測試時間優勢更加顯著。所以，本文對LIFO的時鐘端設計2位移位長度的WBR單元，可減少測試時間，提高測試效率。

在N固定，L大于等于3時，本文的設計方案即具有時間優勢，且隨著L的增大，優勢逐漸增大，由于在一般情況下資源節點輸入端的數目不會少于3，所以對任意資源節點應用本文的設計方案均有實質性的測試時間優勢。此外，對功能復雜的資源節點，時鐘端、功能設置端均設計2位移位長度的WBR單元后，可以更大程度上減少測試時間。

5 結論

資源節點的測試是NoC測試的主要熱點問題之一，且由于資源節點各不相同，如何構建統一的測試機制成為首要問題。本文分析了可能的測試方法，選擇為資源節點進行IEEE 1500 Wrapper可測性設計，并通過對資源節點測試特征的分析，提出可針對資源節點不同端口工作時序復雜程度不同的特征設計不同的WBR單元。以LIFO資源節點為例的實驗表明，設計IEEE 1500 Wrapper能夠有效地對資源節點進行測試，而且本文的Wrapper設計方法相對目前常見的設計方法能夠有效縮短測試時間，具有一定的實用價值。

［1］高明倫，杜高明.NoC：下一代集成電路主流設計技術［J］.微電子學，2006，（4）：461-466.

［2］歐陽一鳴，韓倩倩，梁華國，等.面向非全互連3D NoC可靠通信的分布式路由算法［J］.計算機輔助設計與圖形學學報，2014，（3）：502-510.

［3］Sayankar B B，Agrawal P，Dorle S S.Routing Algorithms for NoC Architecture：A Relative Analysis［C］//International Conference on Emerging Trends in Engineering and Technology，ICETET，2013：105-106.

［4］Ouyang Yiming，Han Qianqian，Liang Huaguo，et al.A Distribut?ed Routing Algorithm for Reliable Communication in Vertically Partially Connected 3D NoC［J］.Jisuanji Fuzhu Sheji Yu Tuxingx?ue Xuebao/Journal of Computer-Aided Design and Computer Graphics，2014，26（3）：502-510.

［5］許川佩，姚芬，胡聰.基于云進化算法的NoC資源節點優化測試研究［J］.電子測量與儀器學報，2012，（3）：192-196.

［6］方亮亮，胡慶生.基于HERMES NoC的片上網絡容錯方法研究［J］.電子器件，2010，（1）：27-31.

［7］歐陽一鳴，賀超，梁華國，等.NoC架構下異構IP核的并行測試方法［J］.電子學報，2013，（12）：2391-2396.

［8］IEEE Std 1149.1-2013，IEEE Standard Test Access Port and Boundary-Scan Architecture［S］.IEEE，2013.

［9］IEEE Std 1500-2005，IEEE Standard Testability Method for Em?bedded Core-Based Integrated Circuits［S］.IEEE，2005.

［10］韓可，鄧中亮，閆華.基于邊界掃描技術的Flash測試技術研究［J］.電子器件，2008，31（2）：568-571.

［11］鄧中亮，韓可，鄒德君.基于并行機制的邊界掃描技術［J］.電子器件，2008，31（5）：1611-1614.

［12］ILVA Francisco da，MCLAURIN Teresa，WAAYERS Tom.The Core Test Wrapper Handbook：Rationale and Application of IEEE Std.1500［M］.2005.147-155.

［13］談恩民，金鋒.基于IEEE 1500標準的嵌入式ROM及SRAM內建自測試設計［J］.微電子學與計算機，2013，（7）：115-119.

［14］李廣進，陳圣儉，牛金濤，等.數字IP核的IEEE Std1500外殼架構設計研究［J］.微電子學與計算機，2012，（10）：42-46.

［15］孫元，顏學龍，李鵬.基于IEEE Std1500標準的互連檢測構架設計［J］.電子器件，2013，36（5）：618-622.

王建喜（1989-），男，漢族，江蘇東臺人，桂林電子科技大學在讀碩士，主要研究方向為集成電路測試理論與技術，mzfx?wjx@163.com；

許川佩（1968-），女，漢族，廣西合浦人，桂林電子科技大學碩士研究生導師，博士，教授，主要研究方向為集成電路測試理論與技術，xcp@guet.edu.cn。