采用正弦幅值積分器的單同步參考坐標系同步信號檢測方法

杜 雄 劉延東 王國寧 孫鵬菊 周雒維

采用正弦幅值積分器的單同步參考坐標系同步信號檢測方法

杜 雄 劉延東 王國寧 孫鵬菊 周雒維

（重慶大學輸配電裝備及系統安全與新技術國家重點實驗室 重慶 400030）

三相并網變流器的控制需要提取電網電壓同步信號，實現正、負序分量的分離。在電網電壓不對稱工況下，由于電壓負序分量的影響，傳統的單同步參考坐標系鎖相環（SRF-PLL）性能受到影響。本文通過對不對稱工況下SRF-PLL的性能分析，提出了一種基于正弦幅值積分器鎖相環（SAI-PLL）的單同步參考坐標系正、負序分量分離方法。該方法利用正弦幅值積分器（SAI）消除了基波負序分量對正序分量提取的影響，并可同時實現負序分量的提取。詳細介紹了SAI-PLL方法的工作原理，并建立了數學模型，討論了相關參數的選取。與其他方法進行了比較，結果表明本文提出的方法在性能上具有一定的優勢。仿真和實驗結果均表明，所提出的方法能夠消除電網不對稱/畸變工況對同步檢測的影響，準確快速地提取電網同步信號。

不對稱 同步信號提取 鎖相環 同步旋轉坐標系 正弦幅值積分器

1 引言

并網變流器在光伏發電、風力發電等分布式電源中得到了廣泛的應用，并網變流器的運行和控制需要準確得到電網電壓的同步信號信息，如電網電壓基波正、負序分量的幅值、相位等[1-6]。鎖相環（Phase-Locked Loop，PLL）是一種能夠實現兩個電信號相位同步的自動控制閉環系統，其中以同步坐標系鎖相環SRF-PLL（Synchronous Reference Frame-PLL）在電網電壓同步信號提取中的應用最為廣泛[7-8]。SRF-PLL在電網電壓對稱的情況下可以很好地實現基波正序分量的提取，但是在電網電壓不對稱情況下，由于基波負序分量的影響，會在 dq軸分量中產生2倍工頻的交流分量，導致SRF-PLL難以取得令人滿意的結果[7-8]。

為了消除不對稱對SRF-PLL同步性能的影響，采用兩種結構解決該問題：一是“先濾波，后 dq變換”；二是“先dq變換，后濾波”[4,7]。“先濾波，后dq變換”結構為：在三相/兩相靜止坐標系中，使用不同的濾波方案將基波負序分量濾除或將基波正、負序分量分離，然后將得到的靜止坐標系基波正序分量進行 dq變換，從而完成鎖相。如文獻[9]提出基于對稱分量理論的延時相消法，文獻[10-11]提出基于全通濾波器的瞬時對稱分量法，這些方法均假設電網頻率固定。文獻[12]提出基于雙二階廣義積分器鎖相環方法，將鎖相環得到的頻率信息反饋到廣義積分器中以解決電網頻率變化的影響。文獻[13]提出一種復數濾波方案，相比文獻[12]，可以不用對稱分量分解實現正、負序分離，同步性能相近。“先dq變換，后濾波”結構為：利用已經鎖住的基波正序相角，對電網三相輸入信號進行Clarke/Park變換，得到同步參考坐標系下的基波正、負序分量，然后利用不同的濾波方案將基波負序分量濾除或將基波正、負序分量分離，將得到的基波正序分量送進PLL完成鎖相。如常見的加低通濾波器方案，降低PLL環路濾波器帶寬方案[8]，但這并不能完全消除負序分量的影響，還會降低系統的動態響應速度。對此，文獻[14]提出一種解耦雙同步參考坐標系鎖相環方案，利用正、負序兩個同步旋轉坐標系和解耦網絡，實現了同步坐標系基波正、負序分量的分離，雙同步坐標變換以及解耦網絡式的結構復雜，且低通濾波器的使用一定程度上降低了系統的動態響應速度，文獻[15]采用多通道方案以減小諧波的影響。

以上方案是通過PLL來獲得電網角頻率、基波正序相位角等信息，鎖頻環（Frequency-Locked Loop，FLL）也可用于同步信號檢測，且不需要進行dq變換[16-21]。如基于自適應陷波器的ANF-FLL（Adaptive Notch Filter-FLL）法[16-17]，改進的增強型鎖相環EPLL（Enhanced-PLL）法[18]，雙二階廣義積分器鎖頻環DSOGI-FLL（Double Second Order Generalized Integrator-FLL）法[19-20]，文獻[21]為多通道方案以減小諧波的影響，這些方法均借助對稱分量計算單元實現基波正序分量的提取，然后利用FLL得到電網頻率，但使用非線性單元使得結構較復雜，瞬時對稱分量計算單元使得計算量較大。

本文以目前廣泛采用的 SRF-PLL為基礎，采用“先dq變換，后濾波”的結構，將特定諧波提取單元——正弦幅值積分器（SAI）和 SRF相結合，實現了單同步坐標系基波正、負序分量的分離；在電網不平衡/畸變工況下，還可以采用多通道方案（即采用多個提取頻率不同的特定諧波提取單元）實現基波正、負序分量及諧波分量的無衰減分離，從而消除電網不平衡/畸變對同步性能的影響。與傳統的低通濾波器方案相比，該方案不僅可以獲得基波正序分量同步信息，還可以獲得基波負序分量和諧波分量的同步信息，并且不影響系統的動態響應速度。仿真對比和實驗結果表明，所提方案穩定且動態性能好。

2 采用正弦幅值積分器的單同步坐標系正、負序分量分離方法

2.1 輸入電壓不對稱時SRF-PLL的性能分析

圖1所示為傳統單同步參考坐標系鎖相環SRFPLL的結構框圖[7]。當三相電網電壓不對稱時，忽略零序分量，電網電壓可寫成基波正序、負序分量之和。即

式中，V+1、V-1分別為基波正、負序分量的幅值；φ+1、φ-1分別為正、負序分量的初相位；ω為電網基波角頻率。

圖1 SRF-PLL結構框圖Fig.1 The diagram of the SRF-PLL

三相電壓va、vb、vc通過Tαβ和 Tdq矩陣分別進行Clarke變換和 Park變換，得到

式中，θ+1為鎖相環輸出的基波正序分量相位角。當穩定鎖相后有 θ+1≈ωt+φ+1，式（2）可化簡為式中，φ=φ-1-φ+1。可以看出，在經過同步旋轉坐標變換后，電網電壓基波正序分量變成了直流量，而電網電壓基波負序分量則變成了 2倍工頻交流分量，這將會對 SRF-PLL的輸出性能產生影響[14]。

2.2 SAI-PLL結構

為了消除同步坐標系下電網電壓負序分量產生的2倍工頻分量的問題，本文提出了一種基于正弦幅值積分器鎖相環（SAI-PLL）的同步坐標正、負序分量分離方法。其結構框圖如圖2所示。

圖2 正弦幅值積分器鎖相環示意框圖Fig.2 The block diagram of SAI-PLL

圖2 在圖1的基礎上增加了SAI單元來分離提取 dq軸分量 vd、vq中的交、直流分量（基波正、負序分量）。這里 SAI的輸入量為 vd、vq，輸出量為 vd0、vq0，通過正、負序分量分離單元來分別得到正、負序分量 vddc、vqdc、vdac、vqac。下面將分別對SAI單元和正、負序分量分離單元的工作原理進行介紹。

2.3 正、負序分量的提取與分離

式（3）可以表示為直流分量和交流分量之和的形式，即

式（4）采用復數形式可表示為

本文借助 SAI對vdq中的交、直流分量進行分離。SAI在理想情況下可以實現特定頻率交流分量的無衰減、無相差提取[22]。其實現電路如圖3所示。圖3中輸入信號為 vd、vq，輸出信號為 vd0、vq0，其中2ω為 PLL得到的角頻率信號，k為調節參數。圖3中SAI單元復數傳遞函數可描述為[22-23]

圖3 SAI單元Fig.3 The SAI structure

從式（6）可以看出，當 s=-j2ω時，HSAI(-j2ω)= 1，表明圖 3可以實現對 dq軸交流分量的無靜差跟蹤，即

然而，圖3所示的SAI單元的輸入信號中除含有交流分量外，還含有直流分量，直流分量可以看成頻率為0的交流分量，其經過SAI后的響應為

因此，SAI單元的輸出中除含有和輸入交流分量相同的交流分量外，還含有和輸入直流分量線性相關的直流分量。

根據式（5）、式（6）、式（8），可得到dq變換后的直流分量為

根據式（5）、式（9），可以得到交流分量

從而實現了直流分量和交流分量的分離，即提取出了正、負序分量。式（9）、式（10）可以采用圖4所示的正、負序分量分離單元來進行實現。

圖4 正、負序分量分離單元Fig.4 The separation structure for the fundamental positive and negative sequence components

通過圖4實現式（9）、式（10）的線性運算，實現了與正、負序分量相對應的直流分量和交流分量的分離。可以根據分離出的交、直流分量分別得到正、負序分量的幅值和相位信息。

正序分量的幅值為

正序分量相位θ+1由鎖相環積分器的輸出得到。負序分量的幅值和相位分別為

2.4 電網不對稱/畸變工況下的SAI-PLL結構

針對電網不平衡/畸變問題，可以采用多通道同步方案，即采用多個提取頻率不同的 SAI單元，借助相應的分離結構實現基波正、負序分量和諧波分量的分離，圖 5給出了多通道同步方案的整體結構。

圖5 電網不對稱/畸變工況下同步方案Fig.5 The synchronization method for unbalanced/harmonic condition

實際電網中高次諧波含量一般較小，因此一般可只考慮低次諧波影響，本文主要考慮-5、+7次諧波的影響，根據實際需要還可以加入其他諧波的影響。由圖5結構可得到各個分量的具體表達式為

式（13）表明，基波正、負序分量和諧波分量實現了分離。借助式（13）可以構建相應的諧波分離提取結構單元，如圖 6所示。

圖6 諧波分量分離提取結構Fig.6 The separation/extraction structure for the harmonic components

3 SAI-PLL的數學模型和參數設計

3.1 數學模型

SAI-PLL相對SRF-PLL增加了SAI單元和正、負序分量分離單元，該兩部分單元的傳遞函數為

結合SRF-PLL的交流小信號模型[7]，可以得到SAI-PLL的線性化閉環控制框圖如圖7所示。

圖7 線性化SAI-PLL控制框圖Fig.7 The linearized control block of SAI-PLL

從圖 7可以看出，SAI-PLL的數學模型只在SRF-PLL的基礎上增加了D(s)環節，其中Gc(s)為待設計的補償器

系統開環傳遞函數為

3.2 參數設計

3.2.1 參數k的選取

鎖相環的輸出角頻率與實際角頻率會存在一定偏差，由式（6）可以看出，當鎖相環輸出角頻率為mω時（m≈1）

其模和相角為

從式（18）可以看出，存在頻率偏差時，若 k越大，則100Hz的交流分量的衰減程度會越小，但從式（16）可以看到，k值越大，開環傳遞函數的相角裕度會越小，不利于系統的穩定。所以綜合考慮衰減程度和相角裕量，取

3.2.2 PI調節器的設計

圖8 未補償開環傳遞函數伯德圖Fig.8 The Bode plot of the uncompensated open loop transfer function

從圖8可以看出，未補償前的低頻段增益低，而且為了消除由鎖頻誤差所帶來的100Hz交流分量的影響，選定補償后系統開環傳遞函數 Tc(s)的帶寬為40Hz，相角裕度45°，PI調節器的參數計算如下經過計算，可以得到PI調節器的參數為

依據上述參數，可得出補償后的開環傳遞函數伯德圖如圖9所示。

圖9 補償后的開環傳遞函數伯德圖Fig.9 The Bode plot of the compensated open loop transfer function

從圖9可以看出，補償后的開環帶寬為40Hz，相角裕度為45°左右。

4 仿真性能分析

為了驗證本文所提方法的性能，以兩相電壓跌落工況為例（其中 B、C兩相電壓跌落 50%），將其和三種代表性的同步檢測方法——三相 ANF-FLL[16]、DDSRF-PLL[14]及 DSOGI-PLL[12]進行了對比仿真研究。主要仿真參數見表1。仿真結果如圖 10所示，圖 10a為三相輸入電壓波形，圖 10b～10e分別為三相ANF-FLL、DDSRF-PLL、DSOGI-PLL和 SAIPLL的輸出結果。圖中分別表示正、負序分量的電壓幅值和相位。

表1 仿真參數Tab.1 The simulation parameters

圖10 仿真結果對比Fig.10 The comparison of simulation results

從圖10的仿真結果對比可以看出，本文所提出的方法的動態響應速度優于文獻中的三種主要同步檢測方法，具體動態響應速度對比如表 2所示。

表2 四種同步檢測方法的動態響應速度對比Tab.2 The comparison on dynamic response for four synchronization signal detection methods

5 實驗驗證

通過實驗對本文提出的同步信號檢測方法的性能進行驗證。輸入電源電壓信號由可編程序三相交流電源61703提供。實驗參數為：三相輸入交流電源對稱情況下的相電壓幅值為 V+1=100V，頻率為50Hz。SAI單元參數鎖相環 PI調節器使用3.2節中的設計參數。

本文對兩種工況進行實驗，分別為：①單相電壓跌落及不平衡下頻率跳變實驗；②含諧波的單相電壓跌落實驗；其中電源中所注入的諧波含量為 5次、7次諧波各為 20%。實驗波形主要包括三相輸入電壓波形，電壓基波正、負序幅值與相位角。

5.1 單相電壓跌落及不平衡下頻率跳變實驗

單相電壓跌落及不平衡下頻率跳變時的實驗結果如圖11所示。圖11a為單相電壓跌落及不平衡下頻率跳變時的三相輸入電壓波形，可以看出，C相電壓幅值跌落50%，電網頻率升高5Hz。圖11b為提取出的基波正、負序分量的幅值和相位。

圖11 單相電壓跌落及不平衡下頻率跳變實驗結果Fig.11 Experimental results under single phases drop and frequency jump conditions

由圖 11可以看出，在發生單相電壓跌落時，該同步信號檢測方法能夠準確地提取出基波正、負序的幅值和相位，但檢測出的頻率存在波動，可以通過進一步優化設計結構中參數及 PI調節器參數來予以消除，整體響應時間小于1個工頻周期；在發生不平衡下頻率跳變時，該方法能夠準確地檢測出頻率的變化，且檢測出的基波正負序幅值和相位幾乎沒有波動，整體響應時間小于1個工頻周期。

5.2 含諧波單相電壓跌落實驗

為了提高輸入電壓含諧波情況下的同步性能，本文借鑒多通道的思路[15,21]，構造了多通道同步方案結構。含諧波情況下單相電壓跌落時的實驗結果如圖12所示。圖12a為三相輸入電源電壓，其中C相電壓跌落50%。圖12b所示為提取出的基波正、負序幅值和相位，可以看到，本文所提方案可以消除諧波的影響，準確地提取出基波正、負序分量的幅值、相位角，且響應時間在 1個工頻周期左右。

圖12 含諧波單相電壓跌落情況下實驗結果Fig.12 Experimental results under single phase drop condition and containing harmonics

6 結論

針對電網不對稱工況下基波負序分量對 SRFPLL的影響，以 SRF-PLL為基礎，提出一種基于SAI-PLL的dq軸基波正、負序分量分離方法。該方法無需復雜的正、負序解耦或對稱分量計算，在單同步坐標系下就實現了不對稱工況下基波正、負序分量的分離提取，與同類方法相比，動態響應速度較快。本文給出的實驗結果表明所提方法可以在電網不對稱、頻率跳變、電網電壓畸變等工況下快速準確地提取電網 dq軸基波正、負序分量的幅值和相位角。對比研究表明，本文提出的方法具有動態響應速度快的優點，但當考慮電網畸變問題時，采用的多通道同步方案使得該方法結構稍顯復雜。

[1] 涂春鳴, 李慧, 唐杰, 等. 電網電壓不對稱對D-STATCOM 的影響分析及抑制[J]. 電工技術學報, 2009, 24(8): 114-121.

Tu Chunming, Li Hui, Tang Jie, et al. Analysis and suppression of influence on D-STATCOM under unbalanced voltage of power system[J]. Transactions of China Electrotechnical Society, 2009, 24(8): 114-121.

[2] Teodorescu R, Blaabjerg F. Flexible control of small wind turbins with grid failure detection operating in stand-alone or grid-connected mode[J]. IEEE Transactions on Industrial Electronics, 2004, 19(5): 1323-1332.

[3] Song H-S, Nam K. Dual current control scheme for PWM converter under unbalanced input voltage conditions[J]. IEEE Transactions on Industrial Electronics, 1999, 46(5): 953-959.

[4] Blaabjerg F, Teodorescu R, Liserre M, et al. Overview of control and grid synchronization for distributed power generation systems[J]. IEEE Transactions on Industrial Electronics, 2006, 53(5): 1398-1409.

[5] Svensson J. Synchronisation methods for grid-connected voltage source converters[J]. IEE Proceedings of Generation, Transmission and Distribution, 2001, 148(3): 229-235.

[6] Guo X, Wu W, Chen Z. Multiple-complex coefficientfilter-based phase-locked loop and synchronization technique for three-phase grid-interfaced converters in distributed utility networks[J]. IEEE Transactions on Industrial Electronics, 2011, 58(4): 1194-1204.

[7] Kaur V, Blasco V. Operation of a phase locked loop system under distorted utility conditions[J]. IEEE Transactions on Industry Applications, 1997, 33(1): 58-63.

[8] Timbus A, Liserre M, Teodorescu R, et al. Synchronization method for three phase distributed power generation systems——an overview and evaluation [C]. IEEE 36th Power Electronic Specialist Conference, 2005: 2474-2481.

[9] Alepuz S, Busquets S, Bordonau J, et al. Fast on-line symmectrical components separation method for synchronization and control purposes in three phase in distributed power generation systems[C]. European Conference on Power Electronics and Applications, 2007: 1-10.

[10] Lee Sang-Joon, Kang Jun-Koo, Sul Seung-Ki. A new phase detecting method for power conversion systems considering distorted conditions in power system[C]. IEEE 34th Industry Application Conferences, 1999, 4: 2167-2172.

[11] Kim Yun-Hyun, Kim Kwang-Seob, Kwon Byung-Ki, et al. A fast and robust PLL of MCFC PCS under unbalance grid voltage[C]. IEEE Power Electronics Specialists Conference, 2008: 4712-4716.

[12] Rodriguez P, Teodorescu R, Candela I, et al. New positive-sequence voltage detector for grid synchronization of power converters under faulty grid conditions [C]. IEEE 37th Power Electronics Specialist Conference, 2006: 1-7.

[13] 王寶誠, 傘國成, 郭小強, 等. 分布式發電系統電網同步鎖相技術[J]. 中國電機工程學報, 2013, 33(1): 50-55.

Wang Baocheng, San Guocheng, Guo Xiaoqiang, et al. Grid synchronization and PLL for distributed power generation systems[J]. Proceedings of the CSEE, 2013, 33(1): 50-55.

[14] Rodriguez P, Pou J, Bergas J, et al. Decoupled double synchronous reference frame PLL for power converters control[J]. IEEE Transactions on Power Electronics, 2007, 22(2): 584-592.

[15] 李珊瑚, 杜雄, 王麗萍, 等. 解耦多同步參考坐標系電網電壓同步信號檢測方法[J]. 電工技術學報, 2011, 26(12): 183-189.

Li Shanhu, Du Xiong, Wang Liping, et al. A grid voltage synchronizaiton method based on decoupled multiple synchronous reference frame[J]. Transactions of China Electrotechnical Society, 2011, 26(12): 183-189.

[16] Yazdani D, Mojiri M, Bakhshai A, et al. A fast and accurate synchronization technique for extraction of symmetrical components[J]. IEEE Transactions on Power Electronics, 2009, 24(3): 674-684.

[17] Yazdani D, Bakhshai A, Joos G, et al. A nonlinear adaptive synchronization technique for grid-connected distributed energy sources[J]. IEEE Transactions on Power Electronics, 2008, 23(4): 2181-2186.

[18] Karimi-Ghartemani M, Iravani M R. A method for synchronization of power electronic converters in polluted and variable-frequency environments[J]. IEEE Transactions on Power Systems, 2004, 19(3): 1263-1270.

[19] Rodriguez P, Luna A, Ciobotaru M, et al. Advanced grid synchronization system for power converters under unbalanced and distorted operating conditions [C]. IEEE 32nd Annual Conference on Industrial Electronics, 2006: 5173-5178.

[20] Rodr′?guez P, Luna A, Mu?noz-Aguilar R S, et al. A stationary reference frame grid synchronization system for three-phase grid-connected power converters under adverse grid conditions[J]. IEEE Transactions on Power Electronics, 2012, 27(1): 99-112.

[21] Rodrí guez P, Luna A, Mujal R, et al. Multiresonant frequency-locked loop for grid synchronization of power converters under distorted grid condition[J]. IEEE Transactions on Industrial Electronincs, 58(1): 127-138.

[22] Yuan X, Merk W, Stemmler H, et al. Stationary frame generalized integrators for current control of active power filters with zero steady-state error for current harmonics of concern under unbalanced and distorted operating conditions[J]. IEEE Transactions on Power Electronics, 2002, 38(2): 523-532.

[23] Martin K. Complex signal processing is not complex [J]. IEEE Transactions on Circuits and System I: Regular Papers, 2004, 51(9): 1823-1836.

Synchronization Signal Detection Method in Synchronous Reference Frame Through Sinusoidal Amplitude Integrators

Du Xiong Liu Yandong Wang Guoning Sun Pengju Zhou Luowei

（State Key Laboratory of Power Transmission Equipment & System Security and New Technology Chongqing University Chongqing 400030 China）

The synchronization signal is necessary for the control of three-phase grid-tied converters, and so also is for the separation of positive and negative sequence components. Under unbalanced grid condition, the traditional synchronous reference frame phase-locked loop(SRF-PLL) can not work well because of the influence of the fundamental negative sequence component. By analyzing the characteristic of the SRF-PLL under unbalanced grid voltage condition, this paper proposes a separation method for the fundamental positive and negative sequence components which is based on the sinusoidal amplitude integrator phase-locked loop(SAI-PLL). Not only can this method eliminate the influence of the fundamental negative sequence component, it also can obtain the negative sequence component at the same time. In this paper, an overall block diagram of the SAI-PLL is shown, on the basis of its operation principle, a mathematical model is built and the parameters are designed. Compared with other existed methods, this method has advantages in the performance. The simulation and experimental results show that the proposed method can extract the synchronization signal quickly and precisely under the unbalanced and distorted conditions.

Asymmetric, synchronization signal extraction, phase-locked loop, synchronous reference frame, sinusoidal amplitude integrator

TM46; TM71

杜 雄 男，1979年生，教授，博士生導師，研究方向為變換器拓撲與控制，可再生能源發電。

國家自然科學基金項目（51277191），重慶市杰出青年科學基金項目（CSTC2012JJJQ90004）和輸配電裝備及系統安全與新技術國家重點實驗室重點項目（2007DA10512711101）資助。

2013-07-11 改稿日期 2013-09-01

劉延東 男，1988年生，碩士研究生，研究方向為三相變流器控制。