基于DSPBuilder的正交矢量型數字鎖相放大器實現

陳宇澤　邢維巍　樊尚春

摘 要： 微弱信號檢測技術在當今科學研究領域必不可少，其中鎖相放大技術由于在速度和精度這兩個方面都能達到很高的要求，因而在微弱信號檢測領域得到大量使用。使用DSP Builder可以更加方便高效地進行設計。以DSP Builder軟件為工具，介紹了正交矢量型數字鎖相放大器各個模塊的設計，并對整體設計進行了驗證，仿真結果證實設計可行。

關鍵詞： 微弱信號； 鎖相放大器； DSP Builder； 正交矢量

中圖分類號： TN911.7?34 文獻標識碼： A 文章編號： 1004?373X（2015）01?0062?04

Abstract： Nowadays the weak signal detection technology is necessary in scientific research field， in which the phase?locked amplifying technology is widely used in the field of weak signal detection because it can meet the requirements of high speed and high accuracy. DSP Builder software is adopted as a tool since DSP Builder can make the design more conveniently and efficiently. The design of each module in orthogonal vector type digital phase?locked amplifier is introduced in this paper. The overall design was verified. The simulation results confirm that the design is feasible.

Keywords： weak signal； lock?in amplifier； DSP Builder； orthogonal vector

0 引 言

科學研究和工程領域難免會遇到微弱信號的檢測。對于各種微弱的被測量，一般都是通過相應的傳感器將其轉換為微電流或低電壓，再經放大器放大。但是由于外界干擾比有用信號的幅度大得多，放大被測信號的同時也放大了噪聲，因此只靠放大是不能把微弱信號檢測出來的。只有在有效地抑制噪聲的條件下增大微弱信號的幅度，才能提取出有用的信號。

鎖相放大作為微弱信號精確檢測的一種有效方法，在速度和精度上都能達到很高的要求。它的基本原理就是利用被測信號和參考信號的互相關檢測原理對信號進行窄帶化處理，有效地濾除噪聲干擾，完成對信號的檢測。同時鎖相放大器還具有中心頻率穩定、通頻帶窄、品質因數高等優點，因而在科學研究和工程的各個領域都得到廣泛的應用。

1 鎖相放大器原理

1.1 鎖相放大原理

鎖相放大器的基本結構如圖1所示，包括信號通道、參考通道、相敏檢測器（PSD）和低通濾波器（LPF）等。

信號通道對調制正弦信號輸入進行交流放大，將微弱信號放大到足以推動相敏檢測器工作的電平，并且要濾除部分干擾和噪聲。參考通道對參考輸入進行放大，以適應相敏檢測器對幅度的要求。參考通道的另一個重要功能是對參考輸入進行移相處理，以使各種不同相移信號的檢測結果達到最佳。

PSD以參考信號[r（t）]為基準，對有用信號[x（t）]進行相敏檢測，從而實現頻譜遷移，再經過LPF濾除噪聲，其輸出對輸入信號的幅度和相位都敏感，這樣就達到了既鑒幅又鑒相的目的。因為LPF的頻帶可以做得很窄，所以可使鎖相放大器達到較大的信噪改善比。

1.2 正交鎖相放大原理

正交矢量型鎖相放大器需要兩個相敏檢測系統，它們的信號輸入是同樣的，但兩個參考輸入在相位上相差90°。如圖2所示，同相通道中PSD1輸入為正弦參考信號，正交通道中PSD2輸入為余弦參考信號。

2 數字鎖相放大器的設計

本文采用DSP Builder進行數字鎖相放大器的設計。DSP Builder能夠在算法友好的開發環境中幫助設計者生成DSP設計硬件表征，從而縮短設計周期，降低設計的難度。

2.1 DSP Builder簡介

DSP Builder是ALTER公司于2002年推出的一個系統級設計工具，它構架在多個軟件工具之上，并把系統級和RTL級兩個設計領域的設計工具連接起來，最大程度地發揮了兩種工具的優勢。DSP Builder以Matlab的圖形設計平臺Simulink為載體，以Blockset方式呈現，同時通過Signal Compiler把設計文件轉成相應的硬件描述語言VHDL設計文件以及用于控制綜合與編譯的TCL腳本；對后者的處理可以由FPGA開發工具Quartus Ⅱ來完成。

2.2 參考信號設計

2.4 低通濾波設計

使用DSP Builder設計FIR濾波器時，先設計一個較為低階的子模塊，然后反復調用并連接該模塊，最后添加分析計算得到的系數，就能設計出一個完整的FIR濾波器波形。本次設計的直接I型64階FIR濾波器通過反復調用4次16階FIR濾波器實現。一個16階的直接I型FIR濾波器主要由輸入模塊、輸出模塊、延遲模塊、乘法模塊和加法模塊組成，如圖7所示。

低通濾波器系數的生成是使用 Matlab 工具箱中的濾波器專用設計工具Filter Design and Analysis Tool（FDA Tool）實現的，FDA Tool能夠根據需要設計各種類型的濾波器。在此設計中，通過分析和對比，采用哈明窗函數法設計FIR低通濾波器，設計采樣頻率為48 kHz，截止頻率為4 kHz。FDA Tool設計的濾波器界面如圖8所示。

利用 DSP Builder的層次設計方法將64階FIR濾波器構成子系統，在Matlab的Simulink環境下，驗證直接I型64階FIR濾波器濾波功能的圖形模塊，如圖8所示。設計中輸入了兩個頻率分別為1 kHz和10 kHz，幅度大小均為10的正弦信號。圖9為兩個正弦信號的疊加和濾波器的輸出波形，從輸出結果中可以明顯地看到10 kHz的信號被很好地濾除掉了。圖10為64階FIR低通濾波器輸出結果。

2.5 鎖相放大器的仿真建模

利用DSP Builder的層次設計方法，根據正交鎖相放大原理，將參考信號產生模塊和乘法器、濾波器模塊連到一起構成正交矢量型數字鎖相放大器。仿真模型如圖11所示。

從圖13可以看出，噪聲被很好地濾除掉了，輸出的結果只剩下了有用信號和參考信號產生的差頻信號，證明系統是可行的。

3 結 論

DSP Builder大大提高了數字鎖相放大器的設計效率，并且能夠很好地抑制噪聲。但這只是在Simulink中進行了系統級的仿真，后續的工作包括把設計文件轉成相應的硬件描述語言VHDL設計文件以及對生成的VHDL文件進行功能仿真。功能仿真需要在Quarus Ⅱ軟件中完成，然后根據仿真結果修正設計模型；最后將編譯好的設計文件下載到FPGA器件中，進行硬件測試，實現硬件設計。

致謝：感謝長江學者和創新團隊發展計劃（IRT1203），慣性技術國防科技重點實驗室的資助。

參考文獻

[1] PAN Song， HUANG Ji?ye. EDA technology and VHDL [M/OL. [2011?09?16]. http：// www.pudn.com/downloads.

[2] DIXON P K， WU L. Broadband digital lock?in amplifier techni? ques [J]. Review of Scientific Instruments， 1989， 60（10）： 3329?3336.

[3] GASPAR J， CHEN S F， GORDILLO A， et al. Digital lock in amplifier： study， design and development with a digital signal processor [J]. Microprocessors and Microsystems， 2004， 28（4）： 157?162.

[4] 高晉占.微弱信號檢測[M].北京：清華大學出版社，2004.

[5] 朱瑞.鎖相放大器及其應用介紹[J].國外電子元器件，2005（1）：75?76.

[6] 郭金淮，湯漢屏.DDS 技術淺析[J].數據通信，2002（3）：50?52.

[7] 黃愛蓉.高性能DDS信號產生器的設計研究[J].微計算機信息，2005，21（8S）：153?156.

[8] 高耀鴻.基于FPGA的FIR低通濾波器[D].長沙：湖南大學，2012.

[9] 杜勇，路建功，李元洲.數字濾波器的Matlab與FPGA實現[M].北京：電子工業出版社，2012.