三相SPWM波形發(fā)生器的設(shè)計(jì)與仿真

摘要：本文提出了一種采用VHDL硬件描述語(yǔ)言設(shè)計(jì)新型三相正弦脈寬調(diào)制（SPWM）波形發(fā)生器的方法。該方法以直接數(shù)字頻率合成技術(shù)（DDS）為核心產(chǎn)生三相SPWM信號(hào)。并且利用VHDL設(shè)計(jì)了死區(qū)時(shí)間可調(diào)的死區(qū)時(shí)間控制器，解決了傳統(tǒng)的模塊電路等待方法很難產(chǎn)生帶精確死區(qū)時(shí)間控制的SPWM信號(hào)的問(wèn)題。該方法在QuartusII9.1環(huán)境平臺(tái)下進(jìn)行了仿真驗(yàn)證，并將設(shè)計(jì)程序下載到DE2-70實(shí)驗(yàn)板進(jìn)行實(shí)驗(yàn)測(cè)試，用示波器測(cè)試得到了死區(qū)時(shí)間可控制的SPWM波形。本文網(wǎng)絡(luò)版地址：http：//www.eepw.com.cn/article/273272.htm

關(guān)鍵字：VHDL；SPWM；直接數(shù)字頻率合成技術(shù)；死區(qū)時(shí)間；DOI：10.3969/j.issn.1005-5517.2015.4.013

引言

三相正弦脈寬調(diào)制（ SPWM）技術(shù)在三相逆變電源系統(tǒng)、交流電機(jī)調(diào)速系統(tǒng)等領(lǐng)域有著廣泛的應(yīng)用，并且發(fā)揮著核心的作用。SPWM發(fā)生器是應(yīng)用系統(tǒng)設(shè)計(jì)中的一個(gè)難點(diǎn)、目前SPWM波形發(fā)生器的設(shè)計(jì)方法有以下幾種：（1）采用模擬電路的方法，用分立元件構(gòu)成三角波、正弦波信號(hào)發(fā)生器，再通過(guò)LM311等比較器進(jìn)行自然采樣后輸出SPWM波形。該方法對(duì)元件參數(shù)穩(wěn)定性和電路可靠性要求過(guò)高，且輸出信號(hào)的精度不高。（2）采用專(zhuān)門(mén)的SPWM波形發(fā)生器集成電路芯片，如SLE4520、SA4828等，但這些專(zhuān)用芯片的功能單一，使用不靈活。（3）隨著數(shù)字芯片的發(fā)展，復(fù)雜可編程邏輯器件（CPLD）、現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）等器件得到廣泛的應(yīng)用。因此設(shè)計(jì)基于CPLD/FPGA器件的波形發(fā)生器是目前流行的方法。在SPWM信號(hào)發(fā)生器的設(shè)計(jì)中，產(chǎn)生死區(qū)時(shí)間可任意調(diào)節(jié)的SPWM信號(hào)一直是一個(gè)難點(diǎn)。本文利用VHDL語(yǔ)言設(shè)計(jì)了死區(qū)時(shí)間控制器、使得輸出的兩路SPWM信號(hào)的死區(qū)時(shí)間可以任意調(diào)節(jié)。本文在Quartus119.1平臺(tái)下，采用VHDL語(yǔ)言與DDS技術(shù)相結(jié)合設(shè)計(jì)了一種帶死區(qū)時(shí)間控制器的三相SPWM波形發(fā)生器，并在DE2-70實(shí)驗(yàn)平臺(tái)下進(jìn)行了驗(yàn)證。

1 方案設(shè)計(jì)

采用三角波為載波，對(duì)正弦波進(jìn)行自然采樣比較的方法輸出SPWM，其采樣的原理如圖1所示。

本文設(shè)計(jì)思想為在FPGA/CPLD內(nèi)存中分別存儲(chǔ)了離散的三角波數(shù)據(jù)、正弦波數(shù)據(jù)，再利用DDS技術(shù)輸出三角波數(shù)據(jù)和正弦波數(shù)據(jù)，設(shè)計(jì)一個(gè)數(shù)據(jù)比較器對(duì)以上兩種波形數(shù)據(jù)進(jìn)行實(shí)時(shí)比較，如果正弦波數(shù)據(jù)大于三角波數(shù)據(jù)，SPWM信號(hào)輸出高電平，反之則輸出低電平。根據(jù)以上原理，利用DDS技術(shù)產(chǎn)生相位差為120。的三相正弦信號(hào)分別與三角波信號(hào)進(jìn)行比較，就能輸出三相SPWM波形。

系統(tǒng)的總體框圖如圖2所示。信號(hào)a、b、c為三相正弦波數(shù)據(jù)，分別與信號(hào)d三角波數(shù)據(jù)進(jìn)行比較后輸出sa、 sb、se為三相SPWM波，再經(jīng)過(guò)死區(qū)時(shí)間控制器后，最終得到6路SPWM波形輸出。其中sa與nsa波形為反向，sb與nsb波形為反向，se與nsc波形為反向。

2 三相正弦波發(fā)生器模塊

三相正弦波發(fā)生模塊如圖3所示，該模塊根據(jù)傳統(tǒng)的DDS模塊框圖進(jìn)行優(yōu)化與改進(jìn)。其原理是由時(shí)鐘信號(hào)fclk控制累加器模塊按順序生成ROM的地址，將存儲(chǔ)在ROM中的正弦波形數(shù)據(jù)逐個(gè)輸出。

本設(shè)計(jì)中地址累加器模塊地址寬度N為二進(jìn)制16位，該累加器主要完成頻率控制字的累加功能，從而得到ROM的尋址地址：正弦波ROM的數(shù)字位寬為8位，存儲(chǔ)深度為256；相位控制器設(shè)置模塊主要完成設(shè)置三個(gè)正弦波a、b、c的初相位差為120。的功能。由于正弦波ROM的地址線寬度為8位，而地址累加器地址寬度為16位，所以本文取地址累加器的高8位與正弦波ROM的地址線相連接。

本文設(shè)置正弦波a、b、c的輸出頻率fout為工頻信號(hào)頻率50Hz，令時(shí)鐘信號(hào)fclk為lOkHz，頻率控制字M由以下公式計(jì)算。

因此，根據(jù)已知三相正弦波初相O分別為O。、120。、240。、代入公式（3），可求得對(duì)應(yīng)的相位控制字取整數(shù)后分別為O、85、171。

3 三角波發(fā)生器模塊

三角波發(fā)生器模塊的設(shè)計(jì)通常有兩種方法完成：（1）采用計(jì)數(shù)器方法，利用VHDL語(yǔ)言設(shè)計(jì)一個(gè)向上向下計(jì)數(shù)器，從O開(kāi)始計(jì)數(shù)，當(dāng)計(jì)數(shù)到256后再向下計(jì)數(shù)，當(dāng)計(jì)數(shù)為O時(shí)，再重復(fù)以上過(guò)程。將計(jì)數(shù)器的數(shù)據(jù)輸出就得到三角波數(shù)據(jù)輸出，這種方法得到的三角波頻率由計(jì)數(shù)器時(shí)鐘決定。（2）采用DDS原理方法，具體的實(shí)現(xiàn)與正弦波發(fā)生器實(shí)現(xiàn)的原理一樣，區(qū)別在于將正弦波原理框圖中ROM的正弦波數(shù)據(jù)換成三角波數(shù)據(jù)。三角波頻率的選擇可以根據(jù)實(shí)際電路設(shè)計(jì)需要來(lái)確定，本設(shè)計(jì)中設(shè)置了三角波輸出頻率為3KHz，三角波頻率越大，對(duì)正弦波的采樣率越高，使輸出的SPWM波形經(jīng)過(guò)LC濾波還原為正弦波時(shí)諧波越小。

4 數(shù)據(jù)比較器模塊

數(shù)據(jù)比較器模塊主要完成將正弦波數(shù)據(jù)與三角波數(shù)據(jù)進(jìn)行比較，輸出SPWM波形。數(shù)據(jù)比較器的位寬為8位。

5 死區(qū)時(shí)間控制模塊

為了防止后級(jí)H橋上下開(kāi)關(guān)功率管同時(shí)閉合而造成功率管或者其它器件損壞，需要在SPWM與反向NSPWM的輸出端加一個(gè)死區(qū)時(shí)間控制器，提高了后級(jí)電路的可靠性。

死區(qū)時(shí)間控制器的設(shè)計(jì)思想是當(dāng)SPWM信號(hào)由高電平跳變?yōu)榈碗娖綍r(shí)，NSPWM不是立刻由低變高，而是延時(shí)一段時(shí)間后再變?yōu)楦唠娖?。同理，SPWM信號(hào)由低變高時(shí)SPWM信號(hào)的輸出也不能立刻輸出，而是先讓NSPWM由高變低，延時(shí)一小段時(shí)間后再讓SPWM變?yōu)楦唠娖?。這一小段延時(shí)時(shí)間稱(chēng)為死區(qū)時(shí)間。死區(qū)時(shí)間的長(zhǎng)短應(yīng)根據(jù)開(kāi)關(guān)管的開(kāi)關(guān)速度來(lái)選擇。本設(shè)計(jì)中設(shè)置死區(qū)時(shí)間為luS。死區(qū)時(shí)間控制器模塊在Quartus 119.1環(huán)境的仿真如圖4所示，其中a為輸入的方波信號(hào)，b、c為輸出反向帶死區(qū)時(shí)間的控制信號(hào)輸出。

6 測(cè)試

本設(shè)計(jì)使用了臺(tái)灣友晶公司生產(chǎn)的FPGA實(shí)驗(yàn)板（型號(hào)為DE2-70）進(jìn)行驗(yàn)證。實(shí)驗(yàn)表明該方法能夠很方便地產(chǎn)生三相SPWM波形，并且載波與調(diào)制波信號(hào)均可任意調(diào)節(jié)。圖5上部分為示波器測(cè)試其中1路的SPWM與NSPWM信號(hào)的示波器波形，下部分為示波器測(cè)量SPWM與NSPWM信號(hào)死區(qū)時(shí)間為luS時(shí)的信號(hào)。

7 結(jié)束謂

設(shè)計(jì)了一種基于數(shù)字系統(tǒng)的三相SPWM波形發(fā)生器的方法。結(jié)合DDS技術(shù)原理與VHDL語(yǔ)言可對(duì)SPWM的載波頻率、調(diào)制波頻率進(jìn)行調(diào)節(jié)。并且設(shè)計(jì)了死區(qū)時(shí)間控制器，利用FPGA設(shè)計(jì)了死區(qū)時(shí)間可精確調(diào)節(jié)的SPWM信號(hào)發(fā)生器，解決了傳統(tǒng)器件在設(shè)計(jì)SPWM信號(hào)發(fā)生器時(shí)對(duì)死區(qū)時(shí)間控制不精確、不穩(wěn)定等問(wèn)題，本設(shè)計(jì)在Quartus 119.1環(huán)境進(jìn)行了仿真，并最終下載到DE2-70實(shí)驗(yàn)平臺(tái)進(jìn)行了實(shí)驗(yàn)測(cè)試驗(yàn)證了該方法的可行性，并且該信號(hào)發(fā)生器輸出SPWM波形穩(wěn)定，可根據(jù)后級(jí)選用的開(kāi)關(guān)管參數(shù)來(lái)精確調(diào)節(jié)輸出信號(hào)的死區(qū)時(shí)間，可降低開(kāi)關(guān)管的損耗。