一種適用于時分系統中的DAC校準方法

【摘要】 在寬帶通信系統中，IQ信號不平衡會導致直流分量， 而由此產生的本振干擾會落到工作帶內，嚴重影響系統性能。實際使用中需要調整DAC輸出的IQ信號幅度和相位來逼近理想正交特性。傳統的方法生產時逐個頻點進行校準寫表，生產時校準寫表的時間很長。本文所述的方法利用基站上電完成之前的空閑時間，不需要在生產時進行DAC校準寫表，大大提高了生產效率。

【關鍵詞】 時分系統 IQ校準 本振干擾

Abstract：In broadband communication systems， IQ signal imbalance will cause the DC component， the resulting effect is that the local oscillator interference will fall into working frequency band， which seriously affects the system performance. In practical use， it need to adjust the amplitude and phase of IQ signal output from DAC（Digital to Analog Converter）to approach the ideal orthogonal property. The traditional method is to calibrate and write table for every frequency point in productive process， which costs for such a long time. The method proposed can complete the process of DAC calibration and write table using leisure time of waiting the finish of base station starting up， rather than wasting the productive time. The method proposed will greatly improve the production efficiency.

Keywords：time-division system；IQ calibration ；local oscillator interference

無線通信基站結構中，發射通道設計經常使用高中頻IQ調制器方案，IQ信號的正交性可以很好的抵消鏡像頻率和本振頻率，因而有著比混頻器更廣泛的應用。實際使用過程中，發射通道的同相分量I和正交分量Q或多或少存在著幅度和相位的不平衡。數字域的不平衡度很小，主要是考慮DAC到正交調制上變頻器的影響，尤其在寬帶通信系統中，IQ信號不平衡會導致直流分量，而由此產生的本振干擾會落到工作帶內[1][2]。

實際使用中需要調整DAC輸出的IQ信號幅度和相位來逼近理想正交特性，也就是常說的DAC校準。校準通常是基站在生產過程中將某個頻點對應的DAC（輸出模擬IQ信號的）幅度和相位差異調整寄存器值寫到存儲器中。當更換到某個頻點時，就從存儲器中讀取相應的DAC配置，來調整IQ平衡，抑制調制器輸出的本振和鏡像頻率[3][4]。

如果基站的工作帶寬很寬，生產過程中DAC校準會花費很多的時間，大大影響了生產效率。以200MHz工作帶寬為例，每隔5MHz間隔頻點進行一次校準，每個點校準的時間為15s，那么一個基站一個通道的DAC校準的時間為10分鐘，如果基站有4個發射通道，則校準時間為40分鐘。并且射頻的儀器非常昂貴，校準設備也大大提高了生產成本。

一、解決思路

為解決上述問題，本文提出一種用于TDD系統的DAC校準方法，其結構簡單，擺脫對儀器的要求，可以有效提高產品生產效率。相應的本文還提供一套可以實現本校準方法的系統裝置。本文所述的DAC校準裝置包括控制部分、DAC、IQ調制器、濾波放大電路，功率放大電路，本振電路。控制部分主要是完成校準時相關的控制操作。DAC完成將數字信號到模擬信號的轉變，輸出模擬IQ信號，并且可以調整IQ信號的幅度和相位。IQ調制器包括輸入信號的濾波和調制器本身，主要是負責將中頻模擬IQ信號上變頻為射頻信號。濾波放大電路將射頻信號進行濾波放大，內部可以是由濾波器和多級小信號放大器、衰減器、功率放大器構成。功率放大電路是對射頻信號進一步放大，并完成功率放大電路的輸入功率及功率放大電路輸出功率檢測，輸出功率值。以下簡稱功放。本振電路提供IQ調制器工作所需本振信號。

本文所述的DAC校準方法如下：

第一步，基站上電，完成DAC默認寄存器配置和功放的配置，為保護功放，需要關閉末級功放，控制部分切斷基帶信號源。

第二步，根據基站工作頻點，配置本振頻點。

第三步，讀取功放的輸入信號功率檢測值（IQ不平衡帶來的本振信號）并與基準值進行比較判斷，如果不滿足要求則對DAC 寄存器進行重新調整。

第四步，再次讀取功放輸入信號功率檢測值，與上一次的值進行比較，以獲得較小的功率檢測值。

第五步，重復第四步，直到檢測值滿足要求。

第六步，控制部分接通基帶信號源，基站恢復正常工作。圖1 是時分系統中DAC校準的電路架構，圖2 是基站上電后的DAC校準流程。

參照圖1為時分系統中DAC校準的電路架構。基帶信號通過數字中頻插值為高速數字IQ信號；DAC將數字IQ信號轉換為模擬IQ信號，并在其內部完成IQ寄存器的默認配置；IQ調制器將中頻IQ信號上變頻為射頻信號；濾波放大電路將射頻信號進行濾波放大，對信號功率進行控制調整；功率放大器內部包含多級功放，對射頻信號逐級放大以達到基站工作要求，并且功放還具有輸入及輸出功率檢測的功能；控制電路是整個DAC校準系統的核心部分，它共有四個作用：1）基站上電后控制數字中頻切斷基帶信號；2）根據基站工作頻點，設置本振頻點；3）讀取功放輸入端檢測到的本振功率，并與基準值進行比較；4）控制DAC寄存器的配置。

本文所采用的發信機IQ不平衡的校準方法，充分利用基站上電完成之前的空閑時間來進行DAC校準工作。其工作流程可以參照圖2，基站上電后，獲取工作頻點來配置本振信號，提供給IQ調制器。而后控制電路完成基本配置，包括DAC默認寄存器配置，功放的配置（關閉末級功放），控制數字中頻切斷基帶信號。基本配置完成之后，此時從IQ調制器到功放這條鏈路上只存在因IQ不平衡所帶來的本振干擾信號。控制電路讀取功放輸入端的功率檢測值，與基準值進行比較。如果不滿足要求（功率檢測值>功率基準值），控制電路調整DAC寄存器，使輸出IQ信號尋求平衡，然后重新進行功率檢測比較，如此循環直到滿足要求（功率檢測值≤功率基準值）為止，并將更新的DAC寄存器配置寫入到存儲器中。

而后控制電路恢復基站工作，包括完成DAC寄存器的更新配置，控制功放打開末級功放，控制數字中頻導通基帶信號。正常工作過程中需要更換工作頻點時，利用基站配置完成前的空閑時間，重新進行DAC校準，由此可以達到實時校準的目的。

二、總結

本文所述的方法利用基站上電完成之前的空閑時間完成，不占用正常的上電時間，且不依賴儀表和平臺的搭建，極大的提高了生產測試中DAC校準工作的效率，且能滿足實時校準的要求。本方法在大部分的類似系統中都可以直接應用。

參 考 文 獻

[1]唐琴，吳建輝.零中頻直流偏移消除技術比較與分析[J].微電子學， 2008（ 6） ： 81l - 815.

[2]范俊，李永明.解決零中頻架構直流漂移的自校正方案[J]. 微電子學， 2005（ 12） ： 114 - 117.

[3]馮添.基于802. 16e 協議下零中頻接受機I /Q 不平衡補償方案的設計[D]. 北京： 北京郵電大學， 2009.

[4] 戚秀真. 零中頻發射機設計與實現[J].電子科技，2014（27）：73-76.