基于1 pps時(shí)間基準(zhǔn)信號(hào)的授時(shí)裝置設(shè)計(jì)

肖 龍，趙秋明，許豐靈

(桂林電子科技大學(xué) 信息與通信學(xué)院，廣西 桂林 541004)

基于1 pps時(shí)間基準(zhǔn)信號(hào)的授時(shí)裝置設(shè)計(jì)

肖 龍，趙秋明，許豐靈

(桂林電子科技大學(xué) 信息與通信學(xué)院，廣西 桂林 541004)

針對(duì)1 pps時(shí)間基準(zhǔn)信號(hào)在時(shí)間同步中的應(yīng)用，研究了一種基于1 pps時(shí)間基準(zhǔn)信號(hào)的授時(shí)裝置。通過對(duì)器件選型、參數(shù)設(shè)定，調(diào)制器等關(guān)鍵部分的詳細(xì)分析，設(shè)計(jì)了一種基于1 pps時(shí)間基準(zhǔn)信號(hào)的授時(shí)裝置，主要包括基帶編碼、預(yù)處理電路、調(diào)制電路、功率放大電路。該裝置具有授時(shí)精度高、成本低、功耗小、便攜式等優(yōu)點(diǎn)，滿足時(shí)間同步的應(yīng)用需求。

1 pps；授時(shí)；時(shí)間同步

隨著導(dǎo)航、通信、電力等技術(shù)的進(jìn)步，越來(lái)越多的工程和科學(xué)領(lǐng)域需要時(shí)間統(tǒng)一[1]。而時(shí)間源是時(shí)間統(tǒng)一系統(tǒng)的時(shí)間參考基準(zhǔn)，一個(gè)時(shí)間源對(duì)應(yīng)著一個(gè)外部時(shí)間基準(zhǔn)信號(hào)。1 pps信號(hào)是一種典型的時(shí)間基準(zhǔn)信號(hào)，其上升沿對(duì)應(yīng)著精確的UTC時(shí)刻。目前，時(shí)間同步方式主要有網(wǎng)絡(luò)協(xié)議和授時(shí)型接收機(jī)兩種方式，而網(wǎng)絡(luò)傳輸存在不確定性延遲和阻塞，并不能滿足時(shí)間精度要求高的場(chǎng)合。利用授時(shí)接收機(jī)進(jìn)行本地時(shí)間同步，雖然時(shí)間精度高誤差小，但成本高[2]。文獻(xiàn)[3]中提出了基于1 pps時(shí)間基準(zhǔn)信號(hào)來(lái)實(shí)現(xiàn)節(jié)點(diǎn)間時(shí)間同步的方法，即通過轉(zhuǎn)發(fā)1 pps時(shí)間基準(zhǔn)信號(hào)和本地信息來(lái)實(shí)現(xiàn)節(jié)點(diǎn)間的時(shí)間同步，但僅限于理論研究。本文依據(jù)文獻(xiàn)[3]中的理論，從工程應(yīng)用的角度設(shè)計(jì)了一種基于 1 pps 時(shí)間基準(zhǔn)信號(hào)的授時(shí)裝置，能夠滿足時(shí)間同步的工程應(yīng)用需求。

1 1 pps時(shí)間同步原理介紹

如圖1所示，發(fā)送方廣播本地授時(shí)型接收機(jī)的1 pps時(shí)間基準(zhǔn)信號(hào)和數(shù)據(jù)信息進(jìn)行授時(shí)，接收方從接收的信息中恢復(fù)1 pps時(shí)間基準(zhǔn)信號(hào)和數(shù)據(jù)信息，實(shí)現(xiàn)與發(fā)送方的時(shí)間同步。據(jù)此，本文設(shè)計(jì)了一種基于1 pps時(shí)間基準(zhǔn)信號(hào)的授時(shí)裝置，其原理框圖如圖2所示。

圖1 時(shí)間同步原理框圖

圖2 1 pps授時(shí)裝置框圖

裝置的工作流程：在待機(jī)時(shí)刻，STM32單片機(jī)從PC機(jī)端加載35 bit信息，預(yù)處理電路等待外部1 pps時(shí)間基準(zhǔn)信號(hào)的上升沿時(shí)刻。在其上升沿到來(lái)之前，相位調(diào)制器輸出未調(diào)相的載波信號(hào)，經(jīng)過末級(jí)功率放大后發(fā)送。在其上升沿到來(lái)時(shí)刻，閘門信號(hào)Q觸發(fā)STM32F103C8T6單片機(jī)產(chǎn)生35 bit信息，開啟相位調(diào)制器直接調(diào)相，經(jīng)過末級(jí)功率放大后發(fā)送，首個(gè)相位跳變點(diǎn)對(duì)應(yīng)第一個(gè)1 pps時(shí)間基準(zhǔn)信號(hào)上升沿時(shí)刻。

2 授時(shí)裝置設(shè)計(jì)

1 pps時(shí)間基準(zhǔn)信號(hào)傳輸時(shí)序如圖3所示，授時(shí)裝置在 1 pps 時(shí)間基準(zhǔn)信號(hào)的上升沿時(shí)刻，轉(zhuǎn)發(fā)本地35 bit信息，1 pps 時(shí)間基準(zhǔn)信號(hào)的上升沿標(biāo)識(shí)了本地信息的當(dāng)前時(shí)刻，從而實(shí)現(xiàn)授時(shí)。其中1 pps信號(hào)的脈寬時(shí)間為30 ms，上升沿持續(xù)時(shí)間為2 ns，發(fā)射功率為18 dBm。1 pps時(shí)間基準(zhǔn)信號(hào)的上升沿與發(fā)送首位數(shù)據(jù)信息之間的時(shí)間延遲t決定了授時(shí)精度，t越小，授時(shí)精度越高，t越大，授時(shí)精度越低[3]。

圖3 1 pps時(shí)間基準(zhǔn)信號(hào)傳輸時(shí)序圖

2.1 預(yù)處理電路

微處理器的響應(yīng)速度影響著裝置的時(shí)間延遲指標(biāo)，為了使微處理器能夠精確地響應(yīng)1 pps時(shí)間基準(zhǔn)信號(hào)的上升沿時(shí)刻，需要根據(jù)以下具體要求選擇合適的單片微處理器芯片[4]：

1)中斷響應(yīng)速度。周期T與頻率f之間滿足關(guān)系T=1/f，而1 pps時(shí)間基準(zhǔn)信號(hào)的上升沿持續(xù)時(shí)間為2 ns，則上升沿持續(xù)時(shí)間對(duì)應(yīng)的頻率為f=500 MHz，若需要響應(yīng)這一頻率的上升沿時(shí)刻，則要求處理器的響應(yīng)頻率f≥500 MHz。

2)指令執(zhí)行速度。在閘門信號(hào)Q的上升沿時(shí)刻，微處理器I/O口產(chǎn)生35 bit信息，若從響應(yīng)其上升沿到裝置發(fā)送首位已調(diào)信息之間的時(shí)間延遲為納秒級(jí)，則要求微處理器的 I/O 口的響應(yīng)速度和指令執(zhí)行速度至少在納秒級(jí)。

綜合考慮以上具體要求，選用意法半導(dǎo)體的STM32F103C8T6單片機(jī)，工作電壓為+3.3 V，時(shí)鐘頻率最大為72 MHz，中斷響應(yīng)時(shí)間小于6個(gè)機(jī)器周期，指令執(zhí)行速度為1.25 DMips/MHz，I/O口的響應(yīng)時(shí)鐘頻率最大為50 MHz，顯然滿足條件2)，但無(wú)法滿足條件1)。為滿足條件1)的要求，采用D觸發(fā)器對(duì)1 pps時(shí)間基準(zhǔn)信號(hào)進(jìn)行預(yù)處理，得到信號(hào)Q，STM32單片機(jī)捕捉到信號(hào)Q后開始響應(yīng)產(chǎn)生35 bit信息，同時(shí)開啟調(diào)相器就臨近載波相位調(diào)相[5]。發(fā)送完末位比特?cái)?shù)據(jù)后，STM32向D觸發(fā)器發(fā)送清零信號(hào)，此時(shí)Q=0，調(diào)相器停止相位調(diào)制，輸出未調(diào)相的載波信號(hào)。

預(yù)處理電路原理圖如圖4所示，選用NL74SZ17作為超高速D觸發(fā)器，工作電壓為+3.3 V，傳輸時(shí)間延遲為2.6 ns，典型上升沿持續(xù)時(shí)間為1.5 ns，滿足條件1)。

圖4 預(yù)處理電路原理圖

2.2 相位調(diào)制電路

為了解決1 pps時(shí)間基準(zhǔn)信號(hào)的調(diào)制響應(yīng)速度問題，設(shè)計(jì)了一種簡(jiǎn)易的超高速數(shù)字異或門相位調(diào)制器，直接對(duì)模擬載波信號(hào)和基帶信號(hào)進(jìn)行相位調(diào)制。異或門實(shí)現(xiàn)相位調(diào)制的原理參見文獻(xiàn)[6]，本文不再贅述。

相位調(diào)制電路原理圖見圖5，選用MC10EL07D作為異或門，工作電壓為+5 V，兩輸入端邏輯“1”表示的電壓范圍為3.87～4.19 V，邏輯“0”表示的電壓范圍為3.05～3.52 V。為了能夠?qū)崿F(xiàn)模擬信號(hào)與數(shù)字信號(hào)的直接調(diào)制，需要設(shè)定異或門的靜態(tài)工作點(diǎn)，輸入端均需要+3.3 V的直流偏置電壓，使得調(diào)相器工作在邏輯“0”狀態(tài)，輸出端通過電容耦合隔直流，得到交流信號(hào)。Q信號(hào)高電平期間，輸出已調(diào)相信號(hào)，低電平期間，輸出載波信號(hào)。

圖5 相位調(diào)制電路原理圖

2.3 功率放大電路

由于工作于ISM(工業(yè)、科研及醫(yī)療)頻段的近距離無(wú)線通信免通行證[7]，因此本文選定的無(wú)線通信頻率點(diǎn)為433 MHz。

功率放大電路原理圖如圖6所示，相位調(diào)制器輸出的信號(hào)為數(shù)字信號(hào)，故需要在放大器中加入諧振選頻網(wǎng)絡(luò)，選擇出433 MHz的已調(diào)相模擬信號(hào)。為確保信號(hào)的純凈性，在兩級(jí)放大器中均加入諧振選頻網(wǎng)絡(luò)，諧振網(wǎng)絡(luò)的L與C之間的關(guān)系滿足

(1)

圖6 功率放大電路原理圖

依據(jù)式(1)，取f=433 MHz,C=5 pF時(shí)，L=27 nH。實(shí)際應(yīng)用時(shí)，電感L=27 nH，電容C選用1～10 pF的微調(diào)電容。

由于相位調(diào)制器輸出信號(hào)的峰峰值約1 V左右，為了避免信號(hào)在放大時(shí)出現(xiàn)飽和失真，同時(shí)獲得較為理想的駐波比，因此需要在放大器輸入端插入阻抗特性為50 Ω的π型電阻衰減網(wǎng)絡(luò)。實(shí)際應(yīng)用中，第一級(jí)衰減網(wǎng)絡(luò)的參數(shù)為R1= 1.2 kΩ、R2=R3=51 Ω，第二級(jí)衰減網(wǎng)絡(luò)的參數(shù)為R5=6.2 Ω、R6=R7=820 Ω。

3 軟件設(shè)計(jì)

整個(gè)軟件的主程序流程圖如圖7所示，裝置以STM32F103C8T6為控制核心，待機(jī)時(shí)，STM32從PC機(jī)端加載本地35 bit數(shù)據(jù)并完成裝幀，等待1 pps時(shí)間基準(zhǔn)信號(hào)上升沿時(shí)刻，在其上升沿響應(yīng)輸出35 bit數(shù)據(jù)，發(fā)完末位比特?cái)?shù)據(jù)后，對(duì)預(yù)處理電路清零，等待下一個(gè)1 pps時(shí)間基準(zhǔn)信號(hào)上升沿時(shí)刻，以此為周期工作。

圖7 主程序流程圖

4 分析與對(duì)比

授時(shí)裝置的傳輸時(shí)間延遲t主要來(lái)源于D觸發(fā)器延遲時(shí)間、STM32中斷響應(yīng)時(shí)間及I/O口響應(yīng)時(shí)間，其中D觸發(fā)器傳輸延遲為2.6 ns，STM32中斷響應(yīng)時(shí)間最大為83.3 ns，I/O口響應(yīng)時(shí)間最快為11.1 ns，因此器件固有的傳輸延遲時(shí)間約為97 ns。考慮到FR4板材傳輸線的傳輸速度為6 in/ns[8]，而實(shí)際制作的PCB板上閘門信號(hào)Q與STM32之間的線長(zhǎng)約為0.6 in(1 in=2.54 cm)，由此可以計(jì)算出傳輸線引入的傳輸延遲為0.1 ns，因此裝置固有的傳輸延遲時(shí)間為97.1 ns，則裝置的授時(shí)精度記為t<100 ns。授時(shí)裝置主要采用硬件電路來(lái)實(shí)現(xiàn)授時(shí)，弱化了軟件算法開發(fā)難題，從而簡(jiǎn)化了授時(shí)過程；均選用市場(chǎng)上常用的低功耗器件，因而降低了裝置的功耗和成本。本文與文獻(xiàn)[9]、文獻(xiàn)[10]、文獻(xiàn)[11]中的性能比較詳見表1。

表1 性能比較

比較項(xiàng)本文文獻(xiàn)[9]文獻(xiàn)[10]文獻(xiàn)[11]授時(shí)精度<100ns200nsμs級(jí)<430μs成本低較高高中功耗小小小大算法復(fù)雜度簡(jiǎn)單復(fù)雜復(fù)雜較復(fù)雜

5 小結(jié)

本文采用超高速D觸發(fā)器和STM32的高速中斷響應(yīng)來(lái)捕獲1 pps時(shí)間基準(zhǔn)信號(hào)的上升沿、數(shù)字相位調(diào)制器直接就臨近載波相位調(diào)相的方法，將1 pps時(shí)間基準(zhǔn)信號(hào)的上升沿與數(shù)據(jù)之間的傳輸延遲盡可能地限定在器件自身的極限值，提高了授時(shí)精度，從而確保了時(shí)間同步中1 pps時(shí)間基準(zhǔn)信號(hào)上升沿的可靠性和精確性。通過研制轉(zhuǎn)發(fā)1 pps時(shí)間基準(zhǔn)信號(hào)和本地信息來(lái)實(shí)現(xiàn)授時(shí)的硬件平臺(tái)，弱化了軟件算法開發(fā)難題，從而簡(jiǎn)化了授時(shí)過程。在工程研制中，涉及的低功耗有源IC器件均為貼片型，無(wú)源器件均為0603貼片型封裝，大大減小了授時(shí)裝置的物理尺寸，從而降低了授時(shí)裝置的功耗和成本。該裝置具有授時(shí)精度高、成本低、功耗小、便攜式等優(yōu)點(diǎn)，具有一定的工程應(yīng)用價(jià)值。

[1] 黃飛，明德祥，喬純捷，等.時(shí)間統(tǒng)一系統(tǒng)中多基準(zhǔn)源的設(shè)計(jì)[J].兵工學(xué)報(bào)，2008,29(11)：1330-1331.

[2] LEE J，JEONG Y-S，NAM K-D. Time synchronization method of network testing system by standard wave[C]//Proc. the 16th International Conference on Advanced Communication Technology. [S.l.]：IEEE Press，2014：1136-1139.

[3] YAO Xinyu. Time synchronization under 1pps signal with synthetic disturbance[C]//Proc. the International Conference on Logistics Engineering and Intelligent Transportation Systems. [S.l.]：IEEE Press，2010：1-4.

[4] 李小瑞，黨宏社，佟明，等.基于STM32F103C8T6的廣播發(fā)射機(jī)微控制器硬件設(shè)計(jì)[J].電視技術(shù)，2008，32(11)：28-30.

[5] 樊昌信，曹麗娜.通信原理[M].6版. 北京：國(guó)防工業(yè)出版社，2006.

[6] 時(shí)宏偉.二進(jìn)制相移鍵控的異或門實(shí)現(xiàn)[J].電訊技術(shù)，1989，29(3)：23-25.

[7] 鄭魏，李智敏，駱德漢.智能家居無(wú)線網(wǎng)絡(luò)設(shè)計(jì)與實(shí)現(xiàn)[J].電視技術(shù)，2013，3(21)：56-59.

[8] 田廣錕，范如東.高速電路PCB設(shè)計(jì)與EMC技術(shù)分析[M].北京：電子工業(yè)出版社，2011.

[9] 張濤，林雨.采用AVR控制器的GPS授時(shí)與定位裝置的設(shè)計(jì)與制作[J].計(jì)算機(jī)測(cè)量與控制，2014，22(12)：4127-4129.

[10] 黃敬堯，張超，何明川，等.電力系統(tǒng)GPS同步授時(shí)裝置設(shè)計(jì)與應(yīng)用[J].計(jì)算機(jī)測(cè)量與控制，2012，20(12)：3355-3357.

[11] 李德駿，汪港，楊燦軍，等.基于NTP和IEEE1588海底觀測(cè)網(wǎng)時(shí)間同步系統(tǒng)[J].浙江大學(xué)學(xué)報(bào)，2014，48(1)：1-7.

肖 龍(1988— )，碩士生，主研無(wú)線通信、電路與系統(tǒng)；

趙秋明(1954— )，碩士生導(dǎo)師，副教授，高級(jí)工程師，主要研究方向?yàn)闊o(wú)線通信、電路與系統(tǒng)；

許豐靈(1990— )，碩士生，主研嵌入式應(yīng)用開發(fā)。

責(zé)任編輯：閆雯雯

Timing Device Design Based on 1 pps Signal

XIAO Long, ZHAO Qiuming, XU Fengling

(SchoolofInformationandCommunication,GuilinUniversityofElectronicTechnology，GuangxiGuilin541004,China)

In view of the time synchronization application of 1pps signal, a timing device based on 1pps signal is researched. According to detailed analysis of the devices selection, parameter setting, modulator and other key parts, a timing device based on 1pps signal is designed, mainly including baseband coding, preprocessing circuit, modulation circuit，power amplification circuit. The device is well characterized by high timing accuracy, low cost, low power and portability, meets the needs of time synchronization application.

1 pps; timing; time synchronization

TN832

A

10.16280/j.videoe.2015.19.009

2015-04-22

【本文獻(xiàn)信息】肖龍，趙秋明，許豐靈.基于1 pps時(shí)間基準(zhǔn)信號(hào)的授時(shí)裝置設(shè)計(jì)[J].電視技術(shù),2015，39(19).