基于FPGA的同步器信號采集技術研究

高志遠，閆文宇

（中國飛行試驗研究院 陜西 西安 710000）

在航空測試中需要采集并記錄同步器信號參數，用于保障飛機的安全飛行，和評估飛機的部分性能。同步器信號參數主要包括：飛機的姿態角，航向角，發動機噴口直徑這些參數[1]。

飛機姿態和航向陀螺輸出的角度信號為三相交流同步器信號，又稱自整角機信號。這些信號經過專用同步器芯片處理后，可以得到數字兩形式的角度信號和模擬量形式的較速率信號[2]。

三相交流同步器信號為正弦波電壓信號，交變電勢與輸出信號的角度對關系為3個相角差位120°的正余弦公式，輸出信號的角度僅取決于三相信號幅值的比值[3]。

1 系統硬件設計

系統由同步器預處理模塊，電平轉換模塊，數模轉換模塊，處理器組成。各功能模塊在處理器的控制下協調工作完成兩路角度信號和角速率信號的采集。系統整體結構如圖1所示。

1.1 同步器預處理模塊

此模塊由專用同步器信號處理芯片SDC輔以外圍電路組成。自整角機三線輸出的角度信號，經SDC同步器處理芯片進行預處理。處理輸出成位數可選的數字量角度信號到數據寄存器，同時輸出模擬量角速率信號。

1.2 電平轉換模塊

圖1 系統整體結構圖Fig.1 The overall system structure diagram

由于SDC芯片工作電壓位5 V而FPGA的IO工作電壓是3.3 V，需要用電壓轉換芯片74LVC164245使SDC輸出5 V信號，轉換為FPGA可用的3.3 V信號。

1.3 模數轉換模塊

同步器輸出兩路模擬量的角速率信號，經AD7606模數轉換芯片轉換為16位數字量供處理器使用。

2 軟件設計

系統的運行由FPGA控制完成，軟件由角度讀取模塊，角速率讀取模塊，控制模塊，數據緩存模塊，配置模塊和接口模塊組成。各功能模塊在控制模塊的控制下工作，來完成對角度信號和角速率信號的處理工作。組合模塊如圖2所示。

2.1 配置模塊

圖2 組合模塊結構圖Fig.2 Combined module structure diagram

此模塊主要從主控板卡獲取以下信息：1）通道使能；2）通道測量范圍；3）通道采樣率。功能模塊以這些配置信息，采樣數據并進行數據處理。

2.2 角度讀取模塊

此模塊以一個較高的采樣率對同步器芯片轉換后的數據進行采樣，采樣后的數據在兩個寄存器中進行緩存[4]，具體過程如圖3所示。

綜上，筆者析得國內正念療法研究主題相對集中，圍繞正念訓練、正念、心理健康、正念干預等核心關鍵詞，形成了以軀體疾病、禪修、MBSR、社會生活問題等重點關鍵詞為代表的熱點主題，在這些熱點主題四周又銜接諸多研究議題。

圖3 角度讀取流程圖Fig.3 Angle read flow chart

系統以64K的頻率采樣，當定時器到達采樣周期后首先讀取第一通道的角度數據，同時判斷Busy信號確定將采樣的數據寫入那個緩存，然后讀取第二通道數據，同時根據Busy信號將采樣數據寫入第二通道的緩存。

同步器芯片默認測量范圍時0～360°對應碼值0～65 535。假設用戶配置某通道測量范圍時0～360之間的任意范圍Xmin～Xmax，則采集的數據需要按公式（1）進行變換，其中M0是采集的原始數據，M1是轉換后的數據。

假設用戶配置某通道測量范圍時－180°～180°之間的任意范圍 Xmin－Xmax，則采集的數據需要按公式（2）或（3）進行變換，其中M0是采集的原始數據，M1是轉換后的數據。

在讀取角度數據時按照同步器芯片SDC的時需要求，通過相應控制位的操作可以使轉換后的數據鎖存在輸出寄存器，此時即可對其進行讀取。

2.3 角速率讀取模塊

同步器芯片對輸入的三相交流電進行處理后輸出對應模擬量的角速率信號，此信號經AD轉換器件AD7606快速轉換為數字量。處理器讀取AD7606轉換后的角速率數據過程與讀取角度數據類似，采集后的數據根據Busy信號存入相應的緩存。

在讀取角速率數據時按照同步器芯片SDC的時需要求，通過相應控制位的操作可以使轉換后的數據鎖存在輸出寄存器，此時即可對其進行讀取。由于布板面積的限制，AD7606采用并行字節讀模式，轉換后的數據按高低字節輸出，兩個通道的角速率信號[5]。

2.4 控制模塊

控制模塊負責對采集數據的讀取，并按照通信協議定的時序要求將數據傳輸給主控板卡。

2.4.1 時序控制

每個通道都有一個采樣率計數器，以CLK_40M的時鐘觸發計數。假設通道為超傳輸模式如圖4所示，當小周期到來時采樣率計數器清零，當計時到采樣時刻將次通道寫使能置1，將讀取的通道數據寫到數據RAM中OutBuffOffset開始的緩存中。

控制模塊按照圖5所示過程實現時序控制，每當采樣率計數器為零時將此通道的采樣數據寫到輸出緩沖區。

2.4.2 數據傳輸

數據空間使用1K的RAM分為高512地址區和低512地址區，FPGA和地板對數據空間的連接如圖6所示。

在對數據空間操作時，按照小周期同步切換高位地址實現乒乓操作，如圖7所示。

圖4 超傳輸時序圖Fig.4 Super transmission timing diagram

圖5 時序控制的實現過程Fig.5 Process to achieve timing control

圖6 FPGA和底板與數據RAM連接圖Fig.6 FPGA and motherboard and RAM data connection diagram

圖7 數據空間乒乓操作時序Fig.7 The ping-pong operation timing data space

每當小周期同步觸發時鐘上升沿到來之后，FPGA將采樣的數據寫入512空間；同時底板從另512空間讀取上次存放的數據，送給主控。

3 結束語

文中解決了兩通道同步器信號的實時采集問題。可以實時對兩通道的角度和角速率信號采集，并按照傳輸協議將數據傳輸給主控板。用戶可按照采集信號的特性配置適當的測量范圍，和采樣率來提高采集信號的精度。經過仿真和系統調試，驗證了此同步器采集系統軟硬件設計合理，系統穩定性和精確度都達到了設計指標要求。

[1]蘇建軍.飛行參數記錄系統同步器信號的采集[J].自控與測量，2003（3）:42-44.

[2]楊宏偉.感應同步器信號采集原理[C]//2011航空試驗測試技術學術交流會論文集，2010.

[3]龐湘平.三相交流同步器信號的數字化處理[J].儀表技術，1999（6）:41-42.

[4]王先全.基于FPGA的感應同步器的數據采集和處理的研究[J].儀表技術與傳感器，2010（5）:41-43.

[5]于克泳，孫建軍.新一代16位8通道同步采樣ADC-AD7606在智能電網中的應用[J].電子產品世界2010（17）:63-65.

[6]閆利軍.基于DSP和FPGA的多通道RS422總線采集技術研究[J].硅谷2014（7）:53-55.

[7]李國旭，毛紅艷，孟祥斌，等.基于FPGA的無刷直流電機調速系統設計與實現[J].電子設計工程，2015（17）:137-140.

[8]蔣治國，李煥.一種移動通信信道仿真器的FPGA實現[J].電子設計工程，2014（23）:158-160.