1553B總線接口模塊測試設備的設計與實現

樊江鋒　黃意　姚莉娟

摘 要： 1553B多路傳輸數據總線接口模塊作為一種通用模塊在我國自行研制的機載設備上大量使用，在研究1553B 總線接口模塊測試技術的理論基礎上，主要研究多塊1553B總線接口模塊的測試設備的設計與實現，為1553B總線接口模塊的測試提供技術基礎。

關鍵詞： 1553B總線接口； LBE總線； 測試技術； 80486CPU

中圖分類號： TN915.04?34 文獻標識碼： A 文章編號： 1004?373X（2015）15?0022?03

Design and realization of test equipment for 1553B bus interface module

FAN Jiangfeng， HUANG Yi， YAO Lijuan

（AVIC Xian Aeronautics Computing Technique Research Institute， Xian 710119， China）

Abstract： As a general module， 1553B multiplex transmission data bus interface module has been extensively used in airborne equipments made in China. On studying theoretical basis of 1553B bus interface modules testing technology， test equipment design and implementation of multi?block1553B bus interface module are researched. It provides a technical foundation for 1553B bus interface module testing.

Keywords： 1553B bus interface； LBE bus； testing technology； 80486CPU

0 引 言

MIL?STD?1553B總線是美軍為其航空應用定義的串行多路數據總線標準，其數據傳輸率為1 Mb/s，具有實時性好、抗干擾能力強、冗余備份、易于擴展等優點，是一種確定的、可靠的、命令/響應式數據通信標準。我國于20世紀90年代引進和使用該標準。GJB289A?97 飛機內部時分制指令/響應型多路傳輸數據總線，簡稱GJB289A，是我國制定的與美國1553B相對應的軍用航空總線標準，目前該標準已廣泛應用在國內機載航空電子系統通信網絡中，1553B總線接口模塊（也稱MBI模塊）作為一種通用模塊在我國自行研制的機載設備上大量使用。本文在研究1553B總線接口模塊測試技術的理論基礎上，主要研究多塊1553B總線接口模塊的測試設備的設計與實現。

1 1553B總線測試設備的設計與實現

1.1 1553B總線概述

1553B總線系統主要包括終端模塊、耦合器、電纜、電纜連接器、終端匹配器等，它們通過兩根余度電纜連接，最多可掛接32個終端。在總線通信過程中一條總線（A總線）工作，另一條總線（B總線）處于熱備份狀態；總線耦合有直接耦合與變壓器耦合兩種方式。

1553B總線通信系統聯接的終端按其作用分為總線控制器（BC）、遠程終端（RT）和總線監控器（BM或MT）。BC是在總線上惟一建立和啟動數據傳輸任務的控制終端；RT是數據總線上用戶子系統的終端，在BC的控制下發送或接收總線數據；總線監控器（BM或MT）監控總線上的信息傳輸，并能對總線上的數據進行記錄和分析，本身不參與總線通信。每個終端被分配了惟一的總線形式，各終端之間信息傳輸方式有：BC到RT、RT到BC、RT到RT、廣播方式和系統控制方式。

機載航電系統分為五層，如圖1所示， MBI模塊完成較低三層，即傳輸層、數據鏈路層和物理層的功能， 其中MBI模塊硬件完成物理層和數據鏈路層功能， MBI模塊上駐留的通信軟件完成傳輸層功能，較高兩層即驅動層和應用層由駐留于子系統主處理機上的驅動軟件和應用軟件完成。

1.2 1553B總線接口模塊測試設備的構成

多1553B總線接口模塊測試系統由測試機箱、1553B測試電纜和宿主機CPU模塊、1553B測試板卡構成，如圖2所示。宿主機CPU利用機箱母板上的1553B總線網絡，對1553B總線接口模塊的接口實現全面、實時地傳輸和功能測試，在提高測試效率的同時，改善了接口測試的完整性和覆蓋率。

圖1 航空電子通信系統層次結構

圖2 1553B總線測試設備的構成

宿主機選用標準的80486CPU處理器模塊，80486CPU模塊的總線接口為LBE總線，1553B總線接口模塊的宿主機總線接口為LBE總線。整個測試設備設計為可以用1塊80486CPU處理器模塊初始化5塊1553B總線接口模塊為RT工作模式，宿主機80486CPU模塊和1553B總線接口模塊均符合LBE總線的標準。80486CPU處理器模塊提供實時操作系統VxWorks和軟件開發環境TORNADO，方便進行測試軟件開發和調試。

1.3 1553B總線接口模塊工作原理

1553B總線接口模塊按其功能可分為遠程終端（RT）和總線控制器（BC）。本文主要研究RT模式下1553B總線接口模塊的測試。

1.3.1 遠程終端（RT）和總線控制器（BC）

當1553B總線接口模塊作為遠程終端時，一直監測來自1553B總線上的信息，1553B總線接口模塊接收總線控制器的有效指令，并將接收數據按一定順序要求存放在共享存儲器中，供子系統查用。如果子系統有數據需要向總線發出時，系統主機按照規定將自己要求服務的子地址等有關信息寫入1553B總線接口模塊，當總線控制器檢測到遠程終端的請求之后，便組織相應的消息傳輸。

當1553B總線接口模塊作為BC時，子系統主機根據通信系統要求將指令數據組成的總線表加載到1553B總線接口模塊中，1553B總線接口模塊根據總線表組織消息傳輸，并接收來自各RT的狀態字。

1.3.2 1553B總線接口模塊硬件結構

1553B總線接口模塊包含1553B總線接口模塊硬件和1553B總線接口模塊通信軟件，1553B總線接口模塊硬件組成邏輯框圖如圖3所示。

圖3 MBI模塊硬件組成框圖

1553B總線接口模塊硬件主要包括通信控制器、共享存儲器、1553B協議處理器、實時時鐘、時間間隔計數器（DT）、雙通道總線收/發器和隔離變壓器、與子系統主機接口控制邏輯、內部控制邏輯和串行口電路。

1.4 宿主機80486CPU模塊設計與實現

1553B總線測試設備宿主機設計為80486CPU處理器模塊，該模塊符合LBE總線標準，滿足測試1553B總線接口模塊硬件時序邏輯。

80486處理器模塊主要實現程序處理、中斷響應、數據傳輸等系統功能，其中80486DX?33為32位處理器，負責指令執行、邏輯運算和整數運算等操作，浮點和函數等數值處理；時鐘電路產生時鐘信號實現系統同步；復位電路產生系統復位信號；看門狗電路監控軟件運行軌跡；定時電路實現定時計數功能；中斷電路實現中斷控制功能；存儲器功能模塊主要包括FLASH，RAM和E2PROM，其中FLASH用于存放用戶程序，RAM可用于調試程序和存儲變量、工作單元或中間結果，E2PROM用于存放掉電保護的數據；LBE總線接口電路主要負責與LBE總線上的其他模塊的連接；時序邏輯和控制邏輯電路主要負責產生模塊內部邏輯的時序和控制信號，提供模塊內部資源訪問就緒應答；多功能接口電路實現了兩個串行接口，一個16位的定時/計數器，并且有檢測模塊內部的某些狀態和控制模塊內部的某些功能電路的作用，其中串行接口可用于人機對話和聯機調試；檢測電路提供CPU自檢測功能、訪問超時檢測功能、看門狗故障檢測功能和LBE總線測試信號支持等功能。模塊結構框圖如圖4所示。

圖4 80486CPU模塊結構框圖

1.5 符合LBE總線規范的總線設計

該測試設備選用LBE總線作為宿主機和5個1553B總線接口模塊的底板總線設計。LBE總線包括系統信號區，用戶信號區和測試信號區等。它必須包含1個且僅能包含1個第一主設備，支持最多3個第二主設備，最多可支持8個設備之間的互連，所以該測試設備選用了5個1553B的從設備，滿足LBE最多支持8個設備互聯的要求，也保證了總線信號的可靠性。LBE支持的系統結構如圖5所示。

圖5 LBE支持的系統結構

1.6 1553B測試卡（PC?MBI模塊）的功能實現

多1553B總線接口模塊的測試思想是在同一套系統內，用1塊宿主機80486CPU處理器模塊同時初始化和啟動5塊1553B總線接口模塊，用單個BC對不同的5個RT進行分時通信測試，因此，1553B測試卡選用符合GJB289A標準的適用于PC機的PC?MBI模塊實現，PC?MBI模塊和1553B總線接口模塊的功能和硬件結構基本相同，可以同時支持1個BC對多個RT的分時測試。

1.7 測試設備底板總線的設計實現

為了實現多塊同一種1553B總線接口模塊作為同一個宿主機CPU模塊的從設備，需要區分MBI模塊在主機存儲空間的不同地址。1553B總線接口模塊是通過雙口存儲器實現和宿主機進行數據交換、指令的實現。1553B總線接口模塊的雙口存儲器空間為0xC0000000～0xC0003FFFH，0xC*******H的高位地址片選信號由80486CPU模塊通過SEL0給出并連接到MBI模塊的大存儲器片選CS引腳。MBI模塊的宿主機接口部分電路用來譯碼的LBE總線地址信號A19～A16和MBI模塊的大存儲器片選CS來實現0xC0000000～0xC0003FFFH，可以將80486CPU處理器的A23～A16與MBI模塊的A19～A16地址信號移位連接，實現1553B總線接口模塊占用宿主機80486CPU不同的存儲器空間設計，實現一個CPU可以同時初始化啟動5塊MBI模塊的設計思想。移位連接地址信號的連接邏輯框圖如圖6所示。

圖6 測試系統硬件接口框圖

通過軟件編程的方法保證主機板CPU測試程序可以同時初始化和啟動5塊MBI模塊。多MBI模塊和主機的接口地址如下：

MBI1：C0000000～C0003FFF 命令字單元：C0081BC0，

消息接收區：C0001C00，發送區：C0001D00

MBI2：C0080000～C0083FFF 命令字單元：C0101BC0，

消息接收區：C0081C00，發送區：C0081D00

MBI3：C0100000～C0103FFF 命令字單元：C0101BC0，

消息接收區：C0101C00，發送區：C0101D00

MBI4：C0200000～C0403FFF 命令字單元：C0201BC0，

消息接收區：C0201C00，發送區：C0201D00

MBI5：C0400000～C0803FFF 命令字單元：C0401BC0，

消息接收區：C0401C00，發送區：C0401D00

1.8 測試軟件的實現

1553B總線接口模塊提供驅動軟件來實現1553B總線與主機應用軟件間的接口控制與數據傳遞，它可提供各類消息數據的讀/寫支持；對1553B總線網絡的系統控制；對 M1553B總線接口模塊程序的調度。

RT的操作狀態及轉換關系如圖7所示。

圖7 RT操作狀態

MBI驅動函數程序設計如下：

initdrv：啟動MBI板初始化，并置MBI板于停止狀態；

godrv：啟動MBI板的工作，從而開始通信；

stopdrv：停止MBI板的工作；

bitdrv：啟動MBI板進行自測試，啟動自測試之前應先調用stopdrv；

specialdrv：啟動MBI板的指定傳輸程序；

readdrv：從MBI雙口存貯器讀1553B總線接收的新數據；

writedrv：將發送到1553B總線上的數據寫入MBI雙口存貯器；

refreshdrv：搜索MBI的數據緩沖區，檢查輸入消息的更新情況；

setfuncdrv：設置MBI板的工作方式（BC或RT）。

測試設備上的測試軟件駐留在宿主機80486CPU的應用FLASH區，測試軟件主要調用驅動軟件來啟動5塊1553B總線接口模塊同時處于運行狀態下，通過PC?MBI模塊和5塊1553B總線的通信網絡來實現測試。

2 結 語

本文主要介紹了一種多1553B總線接口模塊測試設備的設計與實現，通過對一個宿主機同時訪問多塊1553B總線接口模塊測試技術的研究和應用，解決了傳統的1553B總線接口模塊接口測試方法為宿主機和1553B總線接口模塊一對一測試的問題，為1553B總線接口模塊的批量生產、調試、試驗提供了測試方法和技術。

參考文獻

[1] 于海勛，苗紫暉.基于1553B的一種測試系統設計[J].西安工業大學學報，2009，29（2）：172?176.

[2] 楊建新，刁平.機載雙余度1553B 總線傳輸線路檢測系統的設計與實現[J].計算機測量與控制，2008，16（11）：1525?1527.

[3] 國防科工委.GJB29A?97數字式時分制指令/響應型多路傳輸數據總線[S].北京：國防科工委，1997.

[4] 吳云忠.基于PCI接口的1553B總線控制軟件實現[J].現代電子技術，2013，36（24）：47?49.

[5] 劉明陽，張建東，呂程.Vxworks下1553B通信系統的設計與實現[J].計算機測量與控制，2012，20（8）：2303?2306.

[6] 王海鋒，梁晶晶，田苗.某型測試系統中1553B總線通信設計與應用[J].現代電子技術，2013，36（7）：44?46.