劉曉莉+于明紅



摘 要: 研究X波段7位數字延遲收發組件,采用低溫共燒陶瓷(LTCC)多層布線技術,實現組件的小型化設計。組件包含延遲線公共電路以及接收和發射放大電路,最大延遲波長為127λg,尺寸為110 mm×110 mm×15 mm。測試結果表明,7位數字延遲收發組件在工作頻率為8.5~10.5 GHz時,相位誤差[≤]±10°,幅度誤差[≤]±1 dB,接收、發射通道增益≥20 dB,噪聲系數[≤]4.0 dB。
關鍵詞: LTCC; 延遲線; 小型化設計; 延遲收發組件
中圖分類號: TN958?34 文獻標識碼: A 文章編號: 1004?373X(2015)15?0066?03
Delay transceiver assembly based on LTCC technology
LIU Xiaoli, YU Minghong
(The 13th Research Institute of China Electronics Technology Group Corporation, Shijiazhuang 050051, China)
Abstract: The X?wave?band delay transceiver assembly with 7 digits is researched. The assembly adopts multi?layer wiring technology LTCC to achieve minimization design. The assembly includes delay line common circuit, reception circuit and emission circuit. The maximum delay wavelength is 127 λg, and the dimension is 110 mm×110 mm×15 mm. Test results show that when the delay transceiver assembly works at 8.5~10.5 GHz, phase error≤±10°, amplitude error≤±1 dB, gains of reception channel and emission channel≥20 dB, noise coefficient≤4.0 dB.
Keywords: LTCC; delay line; minimization design; delay transceiver assembly
0 引 言
微波數字延遲收發組件廣泛應用于相控陣雷達系統中。相控陣天線在寬角掃描情況下,要獲得大的瞬時信號帶寬方法之一就是在陣列各單元或各子天線陣級別上采用實時延遲線[1]。由于延遲線的插損較大,在實際工程應用中往往在延遲線電路中加入放大功能。傳統的延遲線通常采用單層傳輸線來實現,因此延遲線的體積很大,不能適應現代相控陣天線對組件小型化、輕量化的要求。
本文研制了一款基于LTCC技術的X波段7位數字延遲收發組件,微波傳輸線在LTCC 基板中通過通孔互連實現多層傳輸,從平面結構轉換到立體結構,大大減小了組件的體積和重量。另外微波信號在LTCC基板中以帶狀線傳輸,帶狀線的色散低于其他類型的平面傳輸線。因此本文研制的延遲線具有小型化、低色散的特點[2]。
1 原理框圖
組件包括延遲線電路、發射支路、接收支路以及控制電路。延遲線電路通過PIN開關選擇不同的傳輸路徑來實現0~127λg(步進1λg)的時間延遲,7位延遲位分別是1λg,2λg,4λg,8λg,16λg,32λg,64λg。接收、發射支路主要包含放大器、限幅器等,接收發射的轉換通過開關和環形器來實現。控制電路將串行數據轉換成并行數據控制不同的延遲位。組件的原理框圖如圖1所示。
圖1 原理框圖
2 延遲線的設計
延遲線的基本原理是通過傳輸線的長度來實現延遲的。為了減小體積,大延遲態的傳輸線必須采用三維立體結構,LTCC是實現這一結構的最好選擇。在LTCC多層傳輸線設計中要避免線間耦合及層間互擾,以及層間轉換的類同軸結構的匹配。在整個組件中還要避免各延遲態間的干擾。
2.1 設計原理
開關延遲線原理如圖2所示,每位延遲單元由4個RF PIN開關加2條傳輸線組成[3],2對PIN開關在2條不同長度的傳輸線之間切換,得到不同的相移量,產生射頻信號的相位差:
[Δφ=β(L2-L1)=2πf(L2-L1)Vp]
式中:[β]是相位常數;[Vp]為相速;[f]為工作頻點;[L2]和[L1]為兩條不同通路的傳輸線長度。
圖2 延遲線原理
2.2 1λg,2λg,4λg延遲線設計
1λg,2λg,4λg小位數延遲位傳輸距離較短,綜合考慮,在本文中采用單層微帶線傳輸形式。介質基板采用ROGERS公司的RT6002(εr=2.94,tan δ=0.001 2)。理論計算1λg,2λg,4λg傳輸線在中心頻率長度分別為20.51 mm,41.01 mm,82.03 mm。仿真結果如圖3所示,插損0.1 dB左右,相位在中心頻率9.5 GHz處約為0[°],8.5 GHz和10.5 GHz處的相位互為對稱,線性度很好。
2.3 8λg,16λg延遲線設計
8λg,16λg延遲線如果仍采用RT6002單層布線形式,傳輸線長度太長,所占組件空間較大,不能滿足需要,因此采用LTCC雙層帶狀線傳輸來實現8λg,16λg。層間轉換采用類同軸轉換結構,三維立體結構如圖4所示,最終的仿真結果是插損[<]0.4 dB,駐波[<]-20 dB。
LTCC帶狀線三維立體結構[4?5]如圖5所示,這里LTCC基板選用 Ferro A6([εr=]5.7,[tan δ=]0.002),導線和信號通孔材質采用金,理論分析表明,對于使用Ferro A6基板的帶狀線,在中心頻率為9.5 GHz的8λg,16λg相位延遲帶狀線長度分別為105.84 mm,211.68 mm。每層基板由6層LTCC陶瓷基板燒結而成,厚度為564 μm,(一層陶瓷基板燒結后厚度為94 μm),每個襯底層中間均嵌入一層10 μm 厚的金導線。帶狀線寬度為[W,]鄰近帶狀線線間距離為WL。不同層基板間采用半徑為[R0]的通孔實現(信號通孔和接地通孔)互連。為了得到較好的模式匹配,在輸入與輸出端口使用共面波導(CPW)作為表面傳輸線。
圖3 1λg,2λg,4λg仿真結果
圖4 類同軸轉換結構
圖5 帶狀線三維立體結構
最終的仿真結果為:[W=]0.19 mm,[WL=]0.8 mm,[R0=]0.06 mm。8λg,16λg仿真結果曲線如圖6所示,插損分別約為0.5 dB,1.0 dB,實際裝配中由于微波傳輸的不連續性插損會比仿真結果大,為了補償基態和延遲態之間的幅度誤差,在基態分別加入1 dB,2 dB的衰減器。中心頻點的相位誤差可以通過電路中的相位調節電路微調。
圖6 8λg,16λg仿真結果
2.4 32λg,64λg延遲線設計
32λg,64λg延遲線的設計思路與8λg,16λg類似,只是長度更長,根據組件的空間結構要求,采用LTCC四層帶狀線傳輸來實現。LTCC基板同樣選用Ferro A6,導線和信號通孔的材質采用金,理論分析表明,對于Ferro A6基板的帶狀線,在中心頻率9.5 GHz的32λg,64λg相位延遲帶狀線長度分別約為423.36 mm,846.72 mm。三維立體結構如圖7所示。
圖7 32λg,64λg三維立體結構
仿真結果曲線如圖8所示,插損隨頻率變化較大,在實際裝配中還會惡化,所以在大延遲態要加幅度均衡器[6],另外在基態加衰減器減小幅度誤差。
3 測試結果
組件測試是在TR組件自動測試平臺上完成的[7],主要儀器包括矢量網絡分析儀、噪聲系數分析儀及電源等,在8.5~10.5 GHz寬頻帶范圍內,對7位延遲收發組件的127個狀態進行測試,組件達到的技術指標如表1所示,各指標均滿足設計要求。
圖8 32λg,64λg仿真結果
表1 測試結果
[序號\&技術指標名稱\&測試結果\&1\&各態相位誤差 /(°)\&≤±10\&2\&各態幅度誤差 /dB\&≤±1\&3\&相位線性度 /(°)\&≤10\&4\&噪聲系數 /dB\&≤4.0\&5\&接收增益 /dB\&≥22\&6\&帶內平坦度 /dB\&≤1.0\&7\&端口電壓駐波比\&≤1.5\&8\&發射增益 /dB\&≥20\&]
延遲收發組件的外形圖如圖9所示。
圖9 延遲收發組件外形圖
4 結 論
本文設計的7位數字延遲收發組件通過LTCC多層帶狀線結構達到了較好的效果,組件延遲精度高、幅相一致性好、體積小、重量輕,在相控陣雷達領域將具有廣泛的應用前景。
參考文獻
[1] 張光義,趙玉潔.相控陣雷達技術[M].北京:電子工業出版社,2006.
[2] 高葆新.微波集成電路[M].北京:國防工業出版社,1995.
[3] 苗燕超.小型化數字延遲線的精確設計研究[D].成都:電子科技大學,2012.
[4] XU Ruimin, HU Jiang. X?band 3D meander stripline delay line using multilayer LTCC [C]// 2009 IEEE International Confe?rence on Microwave Symposium Digest. Boston: IEEE, 2009: 345?348.
[5] 汪霆雷,魏文博,劉其中.小型化5位數控延遲線的設計[J].西安電子科技大學學報,2008,35(2):258?271.
[6] 陳俐,姚波.一種微帶線幅度均衡網絡的實現[J].電訊技術,2008,48(12):56?59.
[7] 吳俠儀,倪江.一種基于GPIB總線的TR組件測試系統的設計[J].計算機測量與控制,2007,15(5):582?585.