PLD的發展簡史及應用展望

王 康 沈祖斌

（江漢大學數學與計算機科學學院，湖北武漢430056）

1 可編程邏輯器件發展簡史

最早的可編程邏輯器件(PLD)是1970年制成的可編程只讀存儲器（PROM），它由固定的與陣列和可編程的或陣列組成。PROM采用熔絲技術，只能寫一次，不能擦除和重寫。隨著技術的發展，此后又出現了紫外線可擦除只讀存儲器UVEPROM和電可擦除只讀存儲器EEPROM。由于其價格便宜、速度低、易于編程，適合于存儲函數和數據表格。

可編程邏輯陣列（PLA）器件于20世紀70年代中期出現，它是由可編程的與陣列和可編程的或陣列組成，但由于器件的價格比較貴，編程復雜，資源利用率低，因而沒有得到廣泛應用。

可編程陣列邏輯 （PAL）器件是1977年美國MMI公司率先推出的，它采用熔絲編程方式，由可編程的與陣列和固定的或陣列組成，雙極性工藝制造，器件的工作速度很高。由于它的設計很靈活，輸出結構種類很多，因而成為第一個得到普遍應用的可編程邏輯器件。

通用陣列邏輯（GAL）器件是1985年Lattice公司最先發明的可電擦寫、可重復編程、可設置加密位的PLD。GAL在PAL的基礎上，采用了輸出邏輯宏單元形式EECMOS工藝結構。在實際應用中，GAL器件對PAL器件仿真具有百分之百的兼容性，所以GAL幾乎完全代替了PAL器件，并可以取代大部分標準SSI、MSI集成芯片，因而獲得廣泛應用。

可擦除可編程邏輯器件（EPLD）是20世紀80年代中期Altera公司推出的基于UVEPROM和CMOS技術的PLD，后來發展到采用EECMOS工藝制作的PLD，EPLD的基本邏輯單元是宏單元,宏單元是由可編程的與陣列、可編程寄存器和可編程I/O三部分組成的。從某種意義上講，EPLD是改進的GAL，它在GAL基礎上大量增加輸出宏單元的數目，提供更大的與陣列，集成密度大幅提高，內部連線相對固定，延時小，有利于器件在高頻下工作，但內部互連能力較弱。

復雜可編程邏輯器件（CPLD）是20世紀80年代末Lattice公司提出了在線可編程技術（ISP）以后，于20世紀90年代初推出的。CPLD至少包含三種結構：可編程邏輯宏單元、可編程I/O單元和可編程內部連線，它是在EPLD的基礎上發展起來的，采用EECMOS工藝制作，與EPLD相比，增加了內部連線，對邏輯宏單元和I/O單元也有很大的改進。

現場可編程門陣列（FPGA）器件是Xilinx公司1985年首家推出的，它是一種新型的高密度PLD，采用CMOS-SRAM工藝制作。FPGA的結構與門陣列PLD不同，其內部由許多獨立的可編程邏輯模塊（CLB）組成，邏輯塊之間可以靈活地相互連接，CLB的功能很強，不僅能夠實現邏輯函數，還可以配置成RAM等復雜的形式。配置數據存放在芯片內的SRAM中，設計人員可現場修改器件的邏輯功能，即所謂的現場可編程。FPGA出現后受到電子設計工程師的普遍歡迎，發展十分迅速。

2 可編程邏輯器件典型應用領域

2.1 在數字電路實驗中的應用

在傳統數字電路實驗中，要使用基本門路，觸發器等中小規模標準集成電路芯片等，進行一次實驗課程需要準備大量的專門芯片，增加了器件的選購和管理的難度。使用PLD，在組合電路和相關實驗中可以把PLD編程寫為各種組合式門電路結構，還可以用它構成幾乎所有的中規模組合集成電路，如譯碼器、編碼器等。又如在做觸發器實驗中，利用一片GAL16V8芯片可以同時實現R-S觸發器、J-K觸發器、D觸發器、T觸發器等基本觸發器。把PLD用于數字電路實驗后，一般實驗只要準備一片GAL16V8即可，大大減少了器件的選購、管理的工作量及經費的開支。此外，可編程邏輯器件還從很大程度上改變了數字系統的設計方式，最顯著的特點是它使硬件的設計工作更加簡單方便，電路的邏輯功能可以由編程設定，在線裝入和修改。

2.2 在通信系統中的應用

可編程邏輯器件在通信領域中取著不可代替的作用，現代通信協議不斷更新，因此選擇靈活的PLD器件是很重要的。基于電可擦除編程工藝的CPLD的優點是多次編程后信息不會因斷電而丟失。對于SRAM型FPGA來說，配置次數無限，在加電時刻能隨時更改協議功能，大容量的FPGA是最好的選擇。目前現代通信系統的發展方向是功能更強大、體積更小、速度更快，而FPGA在集成度、功能和速度上的優勢正好滿足通信系統的這些要求。

2.3 在ASIC設計中的應用

可編程邏輯器件是在專用型集成電路（ASIC）設計的基礎上發展起來的，在ASIC設計方法中，通常采用全定制和半定制的電路設計方法，設計完成后，如果不滿足要求，就得重新設計進行驗證，這樣就使設計開發周期變長，大大增加了產品的開發費用。而選擇CPLD/FPGA則不存在這樣的限制，現在FPGA芯片的規模越來越大，已達到了千萬級等效系統門。

3 可編程邏輯器件發展趨勢

3.1 向高密度、低壓、低功耗方向發展

由于人們對基于電池供電的便攜式應用產品的需求越來越大，對可編程邏輯器件的高密度、低壓、低功耗要求越來越高。自Xilinx公司發布業界第一款FGPA芯片以來，大容量FPGA是市場發展的焦點，半導體制造工藝的發展和市場的多樣化需求不斷推動FPGA設計技術的創新，同時PLD正在由點5V電壓向低電壓3.3V，2.5V及1.8伏器件演進，不斷滿足節能的要求。

3.2 成本不斷降低

隨著芯片生產工藝的不斷進步，芯片的集成度不斷提高，面積大小是產品價格高低的重要因素，而線寬的減小必將大大降低PLD的成本。況且低成本關系著生產廠商的發展前途，要想在PLD有一席之地，低成本是必需要考慮的因素，未來的可編程器件會以最低的成本提供最多的系統門。

3.3 片上集成資源不斷豐富

許多廠商在半導體制造工藝技術的推出下，不斷地擴充FPGA片上集成資源，包括嵌入式處理器、可編程存儲器、高速收發器、嵌入式邏輯分析儀、復雜數字信號處理模塊等，使得產品集成度迅速提高，PLD的集成度已達到了千萬級等效系統門。

3.4 向SOPC方向發展

集成度的不斷提高使得產品的性能不斷的提高，功能不斷增多。最早的PLD僅僅能夠實現一些簡單的邏輯功能，而現在，片上可編程系統（SOPC）直接實現系統集成，在速度上可以滿足一般系統對速度的要求，其好處是用戶把所有關鍵的功能塊放上去后，可以隨著標準改變而重新配置，而且可以降低費用，縮短開發時間。可以預見未來的一塊電路板上可能只有兩部分電路：模擬部分（包括電源）和一塊PLD芯片，最多還有一些大容量的存儲器。

3.5 向軟核、硬核混合的結構方向發展

隨著器件集成度的提高，單片容量可設計邏輯越來越多。目前FPGA可通過配置在片內實現軟核處理器，或直接在FPGA中集成硬核處理器。集成軟核還是硬核取決于對系統的性能、功能和可重構性的平衡考慮。硬核處理器一般作為獨立的專用模塊集成于FPGA中，與軟核相比具有更高的性能，但在可重構性和靈活性上有所不足。為了提高設計速度和系統性能，在一些FPGA芯片中集成一定功能的硬核，設計者可以利用這些硬核與其他設計資源結合完成設計，這將是可編程邏輯器件的又一個發展方向。

［1］楊春玲,朱敏,編．可編程邏輯器件應用實踐[M]．哈爾濱∶哈爾濱工業大學出版社,2008∶02-04.

［2］潘銳捷,等,編．可編程邏輯器件的歷程與發展[J]．電子與封裝,2008,08∶44-48.

［3］楊海鋼,等,編．FPGA 器件設計技術發展綜述[J]．電子與信息學報,2010,03∶714-723.

［4］張鵬,編．淺談 FPGA 器件設計技術發展綜述[J]．電子測試,2014,10∶41-43.