基于DSP三相電壓源變換器SPLL設(shè)計與應(yīng)用

呂 飛 ，朱家林 ，余鳳豪 ，張松濤

?

基于DSP三相電壓源變換器SPLL設(shè)計與應(yīng)用

呂 飛1，朱家林2，余鳳豪1，張松濤1

（1.海軍蚌埠士官學(xué)校機(jī)電系，安徽蚌埠 2330122; 2.海軍92763部隊，遼寧大連 116041）

準(zhǔn)確的相位信息是三相電壓源變換器穩(wěn)定運行的重要條件。軟件鎖相環(huán)(SPLL)具有設(shè)計多樣性、高抗干擾性等優(yōu)點可快速得到電網(wǎng)電壓的相位信息。本文以三相電壓源型PWM變換器為對象，分析了SPLL工作原理，推導(dǎo)出SPLL線性化模型，分析設(shè)計SPLL控制器參數(shù)，并用DSP實現(xiàn)所設(shè)計SPLL。仿真及試驗表明所設(shè)計SPLL良好應(yīng)用于三相電壓源型PWM整流裝置。

軟件鎖相環(huán) 電壓源變換器 數(shù)字信號處理器 坐標(biāo)變換

0 引言

電網(wǎng)電壓的相位信息是電力電子變換裝置穩(wěn)定運行的重要條件，同步旋轉(zhuǎn)坐標(biāo)下與電網(wǎng)電壓同步的電壓、電流信號需要相位信息計算獲得[1]。

圖1所示為三相電壓源型PWM變換裝置與電網(wǎng)相連的控制框圖。圖中電流控制器(current controller)工作在同步旋轉(zhuǎn)坐標(biāo)系(SRF)下，電網(wǎng)電壓的相位角為()。經(jīng)過Park變換，將三相靜止坐標(biāo)系下的電網(wǎng)電壓和電流轉(zhuǎn)換成兩相同步旋轉(zhuǎn)坐標(biāo)系下的電壓和電流，作為同步旋轉(zhuǎn)坐標(biāo)系下電流控制器的控制輸入信號。鎖相環(huán)(PLL—Phase Locked Loop)技術(shù)能夠得到精確的電網(wǎng)電壓相位信息[2]。

SPLL是隨著微控制器技術(shù)和數(shù)字處理器(DSP)的不斷發(fā)展而逐漸實現(xiàn)的，SPLL所有的PLL函數(shù)都是在軟件上執(zhí)行，設(shè)計調(diào)整不需要修改硬件，使得SPLL比硬件PLL在設(shè)計上具有更好的靈活性和多樣性[2,3]。

本文通過分析SPLL基本原理，推導(dǎo)出SPLL線性化模型；以線性化模型為依據(jù)，分析設(shè)計SPLL控制器PI參數(shù)；并用DSP實現(xiàn)SPLL功能，仿真及試驗表明所設(shè)計的SPLL良好應(yīng)用于三相電壓源PWM整流裝置。

1 SPLL的工作原理與模型

結(jié)合三相電壓源PWM變換裝置實際應(yīng)用本文研究的SPLL結(jié)構(gòu)原理框圖如圖2所示[4]。

再將測量采樣得到的三相電壓信號經(jīng)過Clarke變換，進(jìn)而轉(zhuǎn)換為兩相靜止坐標(biāo)系下的，有：

聯(lián)立式(3)與式(4)可得：

由式(5)可得，電網(wǎng)電壓d、q軸模型是非線性模型，電網(wǎng)電壓的d、q軸分量分別是實際相角與估計相角之差的余弦和正弦函數(shù)。為簡化分析，對模型線性化處理，由于實際相角與估計相角相差很小，可得到：

由式（5）q軸分量可轉(zhuǎn)換為：

當(dāng)e為0，e為1時，實際電網(wǎng)電壓相位與估計的相位相同，即=時，實現(xiàn)鎖相。

由式(8)以及SPLL工作原理可得SPLL線性化數(shù)學(xué)模型框圖，如圖3示。

以上分析可見，線性化模型不能表現(xiàn)SPLL的全部狀態(tài)，但以線性化模型為依據(jù)，能夠使用線性控制系統(tǒng)的相關(guān)成熟理論設(shè)計SPLL控制器以及進(jìn)行SPLL小擾動性能的討論分析。

2 SPLL控制器設(shè)計

由SPLL線性化模型知，當(dāng)e==0時，完成鎖相，則二階反饋系統(tǒng)連續(xù)域(s域)設(shè)計再離散化到z域可實現(xiàn)[5]。考慮到SPLL的跟蹤速度快與抗干擾能力強(qiáng)以及實際工程應(yīng)用的要求，則可選擇PI控制器。

實際工作中，由于電網(wǎng)本身非理想以及電力電子元件通斷的影響，使得電網(wǎng)電壓不對稱及諧波現(xiàn)象同時存在，同時分離出的負(fù)序分量使得e含有諧波[4]，因此，PI控制器的應(yīng)足夠大，確保快速跟蹤電網(wǎng)的相位變化，同時，參數(shù)又不能過大，進(jìn)而導(dǎo)致帶寬過寬，抑制諧波影響減弱。

3 SPLL的DSP實現(xiàn)

依據(jù)SPLL工作原理，如圖2所示，三相電壓的測量采樣、Clarke坐標(biāo)變換、標(biāo)幺處理、正負(fù)序分離(DSC)、Park坐標(biāo)變換以及輸出電網(wǎng)電壓相位完成鎖相，由數(shù)字信號處理器(DSP)完成。如圖4所示。

創(chuàng)新性思維是以新穎獨特、具有價值的精神或物質(zhì)成果的方式，來解決問題的創(chuàng)造性思維活動。但教者在訓(xùn)練初期要提供給學(xué)生思維的范式，學(xué)生運用變式，由一個創(chuàng)意激發(fā)另一個創(chuàng)意，一種思維點燃另一種思維。先來看這個教學(xué)例子：

如圖4所示，三相電網(wǎng)電壓由傳感器檢測輸入DSP，DSP（TMS320C2812）具有12位ADC模塊實現(xiàn)模數(shù)(A/D)轉(zhuǎn)換，轉(zhuǎn)換采樣頻率為3150 Hz。通過軟件編程實現(xiàn)Clarke坐標(biāo)變換、標(biāo)幺處理、正負(fù)序分離(DSC)、Park坐標(biāo)變換、濾波器(Filter)、積分器、控制器(PI)等功能實現(xiàn)鎖相，向三相電壓源PWM整流裝置提供電網(wǎng)電壓相位信息。由于采樣、濾波存在延遲，且延遲與電網(wǎng)頻率有關(guān)，因此，用DSP設(shè)計實現(xiàn)SPLL的實際應(yīng)用中要實時測量電網(wǎng)頻率，對延遲進(jìn)行相位補(bǔ)償。

4 仿真與試驗

4.1 仿真及分析

圖5所示，縱軸為軟件鎖相環(huán)(SPLL)輸出相位與電網(wǎng)電壓正序基波相位的相位差，當(dāng)相位差為0時，實現(xiàn)鎖相。如圖5所示，為0.2 s時，電網(wǎng)電壓相位突變，約為0.27 s時，軟件鎖相環(huán)(SPLL)快速跟蹤相位變化實現(xiàn)鎖相。當(dāng)電網(wǎng)電壓頻率突變1 Hz時，仿真結(jié)果如圖6所示。

試驗項目：基于DSP軟件鎖相環(huán)（SPLL）應(yīng)用于三相電壓源PWM整流裝置。試驗?zāi)康模候炞C所設(shè)計基于DSP的SPLL的工作性能。

試驗說明：軟件鎖相環(huán)（SPLL）控制器k、k實驗參數(shù)在仿真基礎(chǔ)上調(diào)整；為簡化DSP處理，數(shù)字信號處理器(DSP)存儲運算的數(shù)據(jù)為以4096表示1的標(biāo)幺值；實驗波形數(shù)據(jù)保存規(guī)則如下：DSP保存8000個單元的數(shù)據(jù)，其中1300至2300共1000單元保存PWM整流裝置狀態(tài)改變（加載、卸載等）以前的相關(guān)數(shù)據(jù)，其余的7000個單元保存狀態(tài)改變瞬間及其以后的實驗數(shù)據(jù)，所有單元存滿數(shù)據(jù)為止不覆蓋。三相電壓源PWM整流裝置突加負(fù)載時，Ud、Uq、Udc及SPLL輸出實驗波形如下：

圖7(a)為三相電壓源PWM整流裝置突加負(fù)載時d、q軸電壓實驗波形，圖7(b)為整流裝置輸出直流電壓實驗波形，圖7(c)為SPLL輸出與整流裝置a相電流波形。由圖7可得，PWM整流裝置突加負(fù)載時Ud、Uq產(chǎn)生突變，而后快速趨于穩(wěn)定；PWM整流輸出直流電壓Udc因突加負(fù)載產(chǎn)生的下降也能迅速恢復(fù)，基于DSP的SPLL可快速跟蹤電網(wǎng)電壓相位。試驗結(jié)果表明，所設(shè)計基于DSP的SPLL能良好應(yīng)用于三相電壓源PWM整流裝置。

5 結(jié)論

本文以三相電壓源型PWM變換器為對象，考慮坐標(biāo)變換（Clarke、Park）、正負(fù)序分離（DSC）、標(biāo)幺等，分析了SPLL原理，推導(dǎo)出SPLL模型并簡化獲得SPLL線性化模型，以線性化模型為依據(jù)，分析設(shè)計SPLL控制器PI參數(shù)，并用DSP實現(xiàn)所設(shè)計SPLL。仿真及試驗表明所設(shè)計SPLL良好應(yīng)用于三相電壓源型PWM整流裝置。

[1] 王聰, 趙金. 現(xiàn)代電力電子學(xué)與交流傳動[M]. 北京:機(jī)械工業(yè)出版社, 2006.

[2] 劉翔, 張愛玲. 一種基于TMS320F2812的軟件鎖相環(huán)實現(xiàn)方法[J]. 電力電子術(shù), 2010, 44(8):60-61.

[3] 張喻, 陳新. 基于DSP2812的軟件鎖相[J]. 電力電子技術(shù), 2008,42(2):75-77.

[4] Emilio J. Bueno, Francisco J. Rodriguez, Felipe Espinosa, Santiago Cobreces. SPLL design to flux oriented of a VSC interface for wind power applications. Proc. IEEE Power Eng. Soc2005, 3:2451-2456.

[5] 胡壽松. 自動控制原理[M]. 北京:國防工業(yè)出版社, 1998.

Design and Applications of Three Phase Voltage Converter Software Phase-locked Loop Based on DSP

Lyu Fei1, Zhu Jialin2,Yu Fenghao1, Zhang Songtao1

(1. Naval Petty Officer Academy, Bengbu 233012, Anhui, China; 2. 92763 Unit of Naval Army , Dalian 116041, Liaoning, China)

Accurate phase information is crucial for stable operation of three-phase voltage source converter. The software phase-locked loop (SPLL) has the design diversity, high anti-jamming, etc, and can quickly get the phase information of the grid voltage. In this paper, based on the three-phase voltage source PWM converter, the operational principle of SPLL is analyzed, the linearization model of SPLL is obtained, the SPLL controller parameters is designed, and the design of SPLL is realized by DSP. Simulation and tests show that the design of SPLL can work well in three-phase voltage source PWM rectifier.

SPLL; voltage source rectifier; DSP; frame transform

TM133

A

1003-4862（2015）03-0036-04

2014-11-13

呂飛（1982-），男，碩士，講師。研究方向：電力電子與電力傳動。