基于MicroBBllaazzee的嵌入式雷達控制系統設計

史曉豐

（空軍工程大學，陜西 西安 710051；空軍西安飛行學院，陜西 西安 710306）

基于MicroBBllaazzee的嵌入式雷達控制系統設計

史曉豐

（空軍工程大學，陜西 西安 710051；空軍西安飛行學院，陜西 西安 710306）

嵌入式系統以微處理器為核心，以計算機技術為基礎，其主要特征是實時性強。本文圍繞Xilinx公司的軟核微處理器MicroBlaze，采用嵌入式開發套件EDK，設計了一套用于雷達對外接口通信控制的嵌入式系統，并給出了系統軟硬件各個模塊以及整體設計的實現。試驗結果表明，該系統能夠可靠、穩定地工作。

嵌入式控制；EDK；MicroBlaze

1　MicroBlaze處理器結構

MicroBlaze處理器是Xilinx公司針對嵌入式處理器開發應用推出的一種32位嵌入式處理器內核，它是一種軟核結構，簡單但靈活性強，在目標器件中可以進行任意配置。它采用RISC指令集、Harvard體系結構，該處理器有以下一些特征：

①32個32位通用寄存器和2個專用寄存器。

②32位指令系統，支持3個操作數和兩種尋址方式。

③分離的32位指令和數據總線，符合IBM的OPB總線規范。

④通過本地存儲器總線（LMB）直接訪問片內塊存儲器（BRAM）。

⑤具有高速的指令和數據緩存（cache），三級流水線結構。

⑥具有硬件調試模塊（MDM）。

⑦帶8個輸入/輸出快速鏈路接口（FSL）。

圖1為MicroBlaze處理器的結構圖，其中DOPB是器件內部的外圍設備數據接口總線，用于處理器與片內的設備進行數據交換。DLMB為實現數據交換的本地塊存儲器總線，該總線為處理器內核與塊存儲器（BRAM）之間提供專用的高速數據交換通道［1］。

圖1　MicroBlaze處理器結構圖

IOPB用于實現外部程序存儲器的總線接口。當程序較大時，需要外接大容量的存儲器，該總線提供讀取指令的通道。

ILMB用于取指令的本地存儲器總線，該總線與器件內部的塊存儲器（BRAM）相連，實現高速指令讀取。

MFSL0～7主設備數據接口，提供點對點的通信通道。

SFSL0～7從設備數據接口，提供點對點的通信通道。

2　EDK開發流程

EDK（Embedded Development Kit）是Xilinx公司針對FPGA內部32位嵌入式處理器開發而推出的開發套件。EDK的工具包中集成了硬件平臺產生器、軟件平臺產生器、仿真模型生成器、軟件編譯器和軟件調試等工具，利用其集成開發環境XPS（Xilinx Plat form Studio）可以方便、快速地完成嵌入式系統開發的整個流程。EDK以IP core的形式，提供諸如LMB、OPB總線接口、外部存儲控制器、SDRAM控制器、UART中斷控制器、定時器及其他一些外圍設備接口等資源，利用這些資源，設計者能夠輕松構建一個完善的嵌入式處理器系統，其完整的設計框圖如圖2所示［2］。

圖2　EDK完整設計框圖

一個完整的嵌入式處理器系統設計通常包括3個部分：硬件系統的構建；存儲器映射及軟件的開發；應用程序開發。

在XPS集成開發環境下，嵌入式處理器硬件系統的構建由微處理器硬件規范（MHS）文件和微處理器外圍設備描述（MPD）文件定義；軟件系統結構由微處理器軟件規范（MSS）文件定義，其開發流程如圖3所示。

MHS文件用于描述硬件系統結構，定義處理器類型、總線接口、外設接口、中斷處理和地址空間。該文件可用任意文本編輯器創建，是文本化的原理圖輸入。MPD文件包含外圍設備的所有有效輸入/輸出接口和硬件參數。MSS文件主要用來定義軟件庫、驅動程序和文件系統。

3　雷達控制系統硬件平臺設計

一般雷達由伺服系統、頻綜、接收機、發射機、信處系統與顯示軟件等組成，相控陣雷達沒有發射機，但是由TR組件和波控機代替。因此要控制雷達實時高效地工作，必須要設計一個能夠與各個分機穩定、高效通信的控制系統。通常情況下，一般采用Vxworks等實時操作系統實現雷達控制系統。但在一些特殊的應用場合，如對體積、重量、功耗有要求的無人機載平臺或者彈載平臺的雷達來說，采用Vxworks實時操作系統不太現實，此時就需要通過別的設計方案來實現雷達控制系統，如采用在AD板上的FPGA內部搭建一個基于MicroBlaze的嵌入式操作系統來實現雷達系統內部的通訊控制與雷達工作控制等功能，既減少了雷達的重量和功耗，又減輕了調試的難度，還不增加成本，有極高的優越性。

圖3　系統設計流程圖

在傳統設計中，雷達中心控制系統一般采用異步422串口與伺服系統通信，采用同步422串口與頻綜、接收機、波控機等分機通信，采用PCIe或者PCI等總線與上位機通信。在EDK開發環境中異步422串口、PCIe等組件以軟IP核的形式可以直接調用，同步串口可以通過設計者編寫用戶IP的形式添加到系統中。為了使MicroBlaze處理器能夠高效地運行，還需要在系統中添加一個中斷控制器管理各個設備提交給處理器的中斷。圖4是某雷達通訊控制系統的EDK架構圖。

從圖4中可以看出LMB總線（處理器本機總線）為指令和數據一側提供獨立的32位地址和64位數據總線，異步串口設備（圖4中的uart232_ins）和同步串口設備（圖4中的uart422_plane）通過axi4lite總線與處理器連接，PCIe接口（圖4中的axi_pcie_0設備）和DMA控制器（圖4中的axi_cdma_0設備）通過axi4總線連接，所有設備的中斷信號通過中斷控制器（圖4中的axi_intc_0設備）連接到處理器上。圖中只有串口設備和其他外設（圖4中的data_buffer_0設備和edk_reg、my_irq_test_0等設備）通過axi4_lite總線與處理器連接，即MicroBlaze可以通過axi4_lite總線訪問串口設備和其他外設。data_buffer_0設備和edk_reg的主要作用是用來存儲處理器解碼完后的串口信息和外部邏輯發送給處理器的數據。my_irq_test_ 0是用戶IP，用來把雷達基本定時中斷CPI脈沖和PRF脈沖接入到系統中。而PCIe IP核和axi_cdma作為主設備只需要配置好參數并搭建好外設（圖4中的pcie_reg_0設備），即可由上位機設備訪問。

圖4　雷達通訊控制EDK實現架構圖

4　雷達控制系統軟件設計

雷達系統的工作需要由嚴格的時序，因此在控制雷達各個分機工作時，也需要由嚴格的時序。這部分就需要由嵌入式系統的軟件設計來保證。

在工作時，首先需要控制雷達工作在空閑狀態下，即只產生基本的定時脈沖（PRF）；在接收到上位機的控制指令時，首先判斷指令是否更新，如果更新則根據指令產生雷達工作模式與該模式下的定時參數（如PRT、CPI、采樣延時、本振觸發、發射觸發、接收控制、收發保護等），然后再按照指令產生頻綜、伺服、波控等分機的工作參數，產生完成后按照工作時序發送給各個分機。

圖5是雷達控制系統的軟件流程圖。

上圖中的各個事件判斷都是根據各個設備在事件到來后產生中斷，然后交給中斷控制器。中斷控制器會根據優先級向處理器提交中斷。處理器接收到中斷后，根據中斷號和中斷向量識別是哪個事件產生，然后完成對應的任務。

圖5　雷達控制系統軟件流程圖

5　結束語

本文給出了基于軟核處理器MicroBlaze的嵌入式開發過程，研究了基于MicroBlaze的雷達控制嵌入式系統的設計，將Xilinx公司提供的IP core和用戶定制的IP core掛到MicroBlaze軟核上構建雷達控制系統，提供了系統的集成度，滿足了雷達系統工作的需要。

［1］王爾申，張淑芳，張芝賢.基于XilinxMicroBlaze的嵌入式GPS接收機研究［J］.通信技術，2010（10）：33-35.

［2］孫航.Xilinx可編程邏輯器件的高級應用與設計技巧［M］.北京：電子工業出版社，2004.

Design of Embedded RADAR Controlling System based on MicroBlaze

Shi Xiaofeng
（Air Force Engineering University，Xi'an Shaanxi 710051；Xi'anAir Force Flight Academy，Xi'an Shaanxi 710306）

The core of the embedded system is microprocessor，it is based on computer technique and has the main characteristic ofhigh real-time application.In this text，we design the system to control the communication of Radar based on the MicroBlaze microprocessor of Xilinx Company，usingthe embedded developing sets of EDK tools，and providedall the modules of the system hardware and software and the realization of the overall design.The result of the experiment showed the system can control radar working efficiently and stably.

embedded control；EDK；MicroBlaze

TP368

A

1003-5168（2015）05-0015-3

2015-4-27

史曉豐（1982.10-），男，講師，研究方向：通訊工程。