基于國家標準的UHF RFID讀寫器數字基帶系統設計

趙偉+熊衛華+季瑞松

摘 要：主要介紹了一種符合國家標準的超高頻RFID閱讀器的數字基帶系統的設計與分析，該基帶部分的編解碼主要依靠FPGA來實現。文中首先對800/900 MHz頻段的射頻識別系統空中接口協議的國家標準GB/T 29768-2013作了簡要介紹，對系統的整個編解碼系統的實現以及整個系統的架構和各個模塊作了詳細說明，最后給出了該讀寫器工作時抓取的數據波形。

關鍵詞：讀寫器；FPGA；國家標準；TPP；FM0

中圖分類號：TN929.5 文獻標識碼：A 文章編號：2095-1302（2015）10-00-03

0 引 言

射頻識別技術RFID（Radio Frequency Identification）是一種依靠無線射頻的電磁波來傳播信息并且可以自動識別的非接觸式通信技術。因為其具有非接觸性、讀取靈敏度高等優勢，因此廣泛運用于物聯網技術領域以及物流、生產、交通等需要實時通信的領域[1]。

本文中主要介紹了一種使用FPGA來實現讀寫器基帶系統的編解碼部分功能的設計方案，基于新進頒布的UHF國家標準GB/T29768-2013協議，由FPGA來進行前向鏈路的TPP編碼和后向鏈路的FM0/miller解碼。這種方式可對標簽傳送的數據實現較快地解碼。文中的FPGA選用的是ALTERA公司的EP4CE30F484芯片。本文著重描述了設計中軟件部分的核心內容。

1 RFID系統簡介

通常來說，常見的RFID系統主要由高頻或超高頻讀寫器、有源或無源標簽、天線以及與通信末端連接的上位機等組成。讀寫器與標簽之間的通信通過天線進行傳遞。RFID的區分可根據工作的頻段劃分為中頻、高頻、超高頻，本文所討論的RFID系統工作頻率為920-925 MHz的超高頻RFID。在一個完整的RFID系統中，讀寫器是一個具有多種功能的不可或缺的部分，因為首先讀寫器必須能夠同時接收和發送數據且具有對其處理的能力，所以，其在與電子標簽通信的同時也要向末端傳輸數據并執行相關的操作指令。一般的讀寫器系統主要劃分為兩個部分，即對數字信號進行處理的基帶部分以及負責射頻前端的射頻部分，本文著重介紹的是數字通信的基帶部分[2]。

2 UHF RFID 相關協議的介紹

由于超高頻RFID技術是一種近年才興起的無線通信技術，該技術在國際上尚無一種統一的標準協議，目前比較流行的協議主要有ISO18000-6B/C協議、EPC C1G2協議等，其基帶系統所使用的編解碼技術差別不大，較為成熟。我國為在這一新興的前沿技術上占據主動權，近年來國家大力發展基于RFID技術的物聯網行業，同時頒布了UHF RFID（800/900 MHz）的國家標準協議GB/T 29768-2013。該標準具有識別速度快、可讀標簽數量多、群讀能力強、可存儲空間大、包含多種加密方式的保護方式安全性強等眾多優點。下文將著重介紹該國標的編解碼方式。

2.1 TPP編碼介紹

GB/T 29768-2013協議規定讀寫器向標簽發送數據的鏈路（前向鏈路）的數據編碼方式采用TPP編碼。讀寫器給標簽發送數據時，必須以前導碼來開始所有的數據通信。前向鏈路中必須使用如圖1所示的由分隔符、校準符一、校準符二組成的前導碼通信。其中允許的校準符一和校準符二的長度誤差為±1%，而分隔符的允許誤差為±5%。

圖1 前向鏈路的前導碼

在接收到前導碼后，當兩個間隔時間的連續上升沿脈沖被標簽測定，標簽的解碼應按照以下方式進行：

（1）當檢測到的脈沖的時間間隔小于時間Pivot1，則此時被解碼的符號應為00；

（2）當檢測到的脈沖的時間間隔小于時間Pivot2但是又不小于時間Pivot1，則此時被解碼的符號應為01；

（3）當檢測到的脈沖的時間間隔不小于時間Pivot2但是又小于時間Pivot3，則此時被解碼的符號應為11；

（4）當檢測到的脈沖的時間間隔不小于時間Pivot3時，則此時被解碼的符號應為10。

圖2所示的編碼符號即為TPP編碼，2Tc即為符號00的持續時間，3Tc即為符號01的持續時間，同理，4Tc為符號11的持續時間，持續時間5Tc為符號10的持續時間，±1%的長度允差為這四種符號所允許。一個Tc的時間長度可以取為6.25?s或12.5 ?s，該時間長度允許誤差為±1%，固定的Tc應該被使用在讀寫器的一個盤點周期內，本設計中Tc選取為6.25 ?s[3]。

圖2 TPP編碼符號

2.2 FM0/miller編碼介紹

GB/T 29768-2013標準規定讀寫器對標簽發揮的數據譯碼采用FM0編碼或者Miller編碼兩種形式，兩種編碼的本質是沒有區別的，雖然Miller碼的抗干擾能力較強，但是它的編碼速度比FM0編碼要慢許多。本次設計采用了FM0編碼的方式，FM0（Bi-Phase Space）全稱是雙相間隔碼編碼，采用一個由高電平到低電平或者由低電平到高電平的電平轉換組合來表示數據0，數據1表示為一個單獨的高電平或者低電平。數據0和1編碼所占的時間周期是一樣的。具體編碼規則是在半比特周期中任意邊沿且在每一比特周期開始時電平都要反向，圖3給出了FM0的基本符號圖形[4]。

圖3 FM0編碼符號

3 系統總體設計

本文中讀寫器的設計采用MCU+FPGA協同工作的方式。其中，FPGA主要用于數字基帶部分對數字信號進行相應的解編碼處理，MCU采用的是基于ARM Cortex-M3內核的STM32F207芯片，MCU部分主要負責整個系統的邏輯控制功能。FPGA主要包括協議控制及命令產生模塊、TPP編碼模塊、FM0解碼模塊以及同MCU進行數據通信的SPI模塊部分。

整個基帶系統的工作過程為：FPGA對讀寫器需要發送的Query命令數據以及相應的CRC校驗位進行TPP編碼，完成編碼后將TPP碼送至前端射頻部分。射頻部分對該數字編碼通過混頻器進行載波調制（ASK），調制后的信號經混頻器和耦合器再經天線向射頻場內進行發射。

讀寫器的信息被射頻場內的電子標簽接收到后，標簽根據讀寫器發送來的命令參數，選擇對應的編碼方式，首先對讀寫器的信息進行解碼，之后對要回復的數據進行編碼，經調制之后在空間射頻場內傳播。

當場內標簽反射回的信息經過天線被讀寫器接收后，該未經解調的信號被轉至讀寫器的接收模塊部分。該標簽返回的信息首先經過讀寫器接收模塊對其進行解調，信號經過解調后被后級的濾波器以及ADC轉換器轉化為0和1的數字信號流，然后接收到該數字流FPGA中相應的解碼模塊會根據MCU發出的控制信號對其進行相應的FM0解碼或miller解碼。經過解碼模塊解碼后的信號將會被FPGA內部的控制模塊和命令模塊接收處理判斷后產生下一輪的命令數據，該命令數據用于決定讀寫器是否與標簽進行重新交互信息或者讀取新的標簽[5]。

4 基帶系統的FPGA實現

系統中的FPGA主要功能為實現基帶的編碼與解碼功能，FPGA內部分為TPP編碼模塊與FM0/miller碼解碼模塊。

4.1 TPP編碼模塊設計

在GB/T 29768-2013標準中，前向鏈路（發射鏈路）的數據編碼使用TPP編碼進行編碼。當PC端通過MCU發送命令指令和數據后，MCU將會給FPGA發送控制指令用以啟動編碼。TPP編碼模塊接收到該指令后將會返回應答信號，MCU收到返回的應答信號后將需要編碼的數據送入TPP模塊。當FPGA完成數據編碼后，編碼模塊需對CRC值進行編碼。TPP編碼輸出的每一幀數據都由一個前導碼、8位數據位組成，前導碼封裝成幀頭[6]。該TPP編碼模塊的具體實現方式為：當檢測到NRZ碼輸入為00時，TPP碼輸出1個Tc時間長度的高電平和1個Tc時間長度的低電平，相當于NRZ碼的10；當輸入的NRZ碼為01時，TPP碼輸出2個Tc時間長度的高電平和1個Tc時間長度的低電平，此時相當于NRZ碼的110。依次得出符號11的TPP碼相當于NRZ碼的1110，符號10相當于TPP碼的11110。

TPP編碼模塊的處理流程如圖4所示[7]。

4.2 FM0譯碼模塊設計

根據GB/T 29768-2013標準，標簽向讀寫器返回的信息鏈路（反向鏈路）的編碼方式采用FM0編碼或miller編碼。本設計采用FM0編碼模式。該編碼模塊的具體實現方式如下：當模塊接收到開始解碼命令后，編碼模塊對模塊內進行初始化操作。后對數字化后的標簽返回的信號進行檢波，檢測前導序列以及是否存在幀起始信號（V字符），當前導序列碼正確及無幀結束信號后[8]，該解碼模塊對數據段進行FM0解碼，對每個碼元進行解碼主要靠該碼元內高低電平的時間長度來判斷0或1信號。該模塊將解碼后的數據實時串并轉換并存入緩存區。

圖5所示為FM0解碼模塊的軟件流程圖[9]。

圖4 TPP編碼模塊處理流程 圖5 FM0解碼模塊軟件流程圖

4.3 CRC校驗模塊

CRC校驗模塊主要用來在基帶系統譯碼時對接收的信號進行完整性校驗，使得MCU對FPGA的各個模塊進行操作控制，根據GB/T 29768-2013標準規定，x16+x12+x5+1為本設計使用的CRC-16校驗碼的生成多項式，二進制數FFFFh被預加載進16位寄存器中，此CRC計算是按高位優先原則由高位到低位進行的。CRC-5的生成多項式為X5+X3+1，5位寄存器預加載01001b，按高位優先原則進行CRC計算[10]。

4.4 時鐘分頻模塊

本設計中FPGA的工作時鐘頻率為50 MHz，FPGA內部各模塊所需的數據速率與FPGA工作頻率不同，所以該FPGA內部需時鐘分頻模塊來產生各個模塊所需時鐘頻率。在本設計的TPP編碼中，1個Tc的時間長度為6.25 ?s，所以TPP模塊所需的時鐘頻率為80 kHz，該時鐘頻率即由分頻模塊分頻所得。文中解碼模塊部分FM0所需始頻率為160 kHz。所以時鐘分頻模塊需要產生160 kHz和80 kHz兩種工作頻率[11]。

5 軟件仿真

以上各模塊均使用Verilog描述語言來實現。圖6所示為使用QuartusⅡ軟件在讀寫器讀寫標簽時所抓取的實時波形，從圖6中可得出標簽在收到讀寫器發送的命令后返回的信號解碼后為110100010100，即為一個RN16信號。

圖6 命令發送及標簽信息的返回波形

6 結 語

本文介紹了在國家標準空口協議GB/T 29768-2013的框架下，充分利用FPGA的優勢即可以快速處理大量數據流的特點，解決了讀寫器讀取標簽速率難以提升這個一直無法有效解決的難題，從而實現了UHF RFID讀寫器中編解碼模塊的設計。設計經過了軟件仿真與實際硬件測試，軟件與硬件的測試結果均顯示該設計的讀寫器工作良好，且基帶部分編解碼的速度、讀寫器的性能均得到顯著提升。

參考文獻

[1]董敏.超高頻RFID讀寫器數字基帶技術研究[D].成都：成都理工大學，2012.

[2]陳佳雷.基于FPGA的UHF RFID讀寫器數字基帶部分的研究與設計[D].南京：南京郵電大學，2012.

[3] GB/T 29768—2013信息技術射頻識別800/900 MHz空中接口協議[S].中國國家標準管理委員會，2015-05-01.

[4]馮守虎.UHF RFID閱讀器的數字基帶技術研究[D].南京：南京郵電大學，2011.

[5]于志宏，張紅雨.UHF RFID讀寫器編解碼模塊的FPGA實現[J].單片機與嵌入式系統應用，2012，12（10）：12-15.

[6]陳楊.基于FPGA的UHF讀寫器設計[D].成都：電子科技大學，2012.

[7]陳小軍.基于FPGA的超高頻RFID網絡讀寫器設計[D].成都：電子科技大學，2013.

[8]于志宏.基于EPC C1G2協議的UHF RFID基帶系統及驗證平臺的設計與實現[D].成都：電子科技大學，2013.

[9]林宇.基于AS3992的UHF RFID讀寫模塊的研究與開發[D].上海：華東理工大學，2012.

[10]許靜.UHF RFID讀寫器數字基帶系統的設計及其防沖突算法研究[D].長沙：湖南大學，2011.

[11]陽璞瓊.超高頻RFID系統編解碼與校驗問題的研究[D].長沙：湖南大學，2009.