基于MSP430電力參數監測的設計與實現

司其東 郭順生

武漢理工大學（430070）

基于MSP430電力參數監測的設計與實現

司其東 郭順生

武漢理工大學（430070）

設計了一種電力系統參數測試儀，以CPLD與MSP430單片機為核心，實現了對電網關鍵性參數進行多通道測量的軟件和硬件系統設計，為電力系統參數的準確檢測提供了重要保障。

CPLD；MSP430；頻率測量；相位測量

0 引言

電網常見的污染如電壓的上凸和下凸、諧波、三相不平衡等[1]是影響電能質量的重要因素，不對它們加以控制會造成嚴重的經濟損失。所以有必要設計一套高效的監控測量裝置，實現對電能質量全面、長期的跟蹤。本設計以CPLD和MSP430單片機為核心，設計了一種電網關鍵性參數，包括各相幅度、頻率和相位差的六路通道測量儀器。儀器對電力系統的調控管理具有重要意義。

1 系統總體方案設計

1.1 系統的總體結構

電力參數測量儀具體工作流程為:三相電源的各相電流、電壓分別經過電流和電壓變換器后，全部轉換為電壓信號，并且電壓信號的幅度在10V以內。然后這些信號分別進入線性整流電路和波形轉換電路。

線性整流電路的主體為TL082運放，該電路將原始正弦信號轉換為直流電壓信號，再通過MSP430的ADC通道得出直流電壓信號的幅度，推算出原始信號的幅度有效值。由LF356運放為主要構件的波形轉換電路是將原始信號轉換成與原始信號過零點相同且符合LVTTL電平標準的方波信號，CPLD中的計數器通過對該方波信號進行計數就可以得到輸入信號頻率的計數值，同時對比兩路信號波形的上升得到這兩路信號的相位差。這些數據將由單片機周期性地讀取。

1.2 系統軟件程序框架

圖1 系統軟件總體程序流程圖

系統的總體程序流程圖如圖1所示。系統進行初始化后等待按鍵按下，接收命令。初次啟動時會要求對時間進行設置，因為系統所有測量數據都必須有對應的時間參數，否則數據將不能反映出電網的運行情況。完成按鍵解析后，MSP430單片機使CPLD開始對輸入信號測量頻率和相位差，同時MSP430單片機開啟ADC通道,測量輸入信號幅度。

2 系統的設計與實現

2.1 幅度測量的設計

本設計對于幅度測量A/D電路使用的是MSP430F169單片機里的A/D模塊。本系統設計的要求是處理六路輸入信號的模數轉換，使用MSP430單片機本身的A/D功能模塊，不僅進一步縮小系統的面積，同時充分利用了MSP430F169單片機自身的資源，使用單片機8個A/D通道中的6個,發揮出了MSP430單片機在本系統中相對其他型號單片機的優勢[2]。

2.2 CPLD邏輯單元設計

2.2.1 頻率測量的設計與實現

圖2 頻率測量示意圖

分頻器對被測信號進行分頻，得到的門控信號控制計數器進行計數，使得計數器以被測信號的周期時間長度進行計數。因為分頻器具有自鎖功能，所以當完成一次分頻后它將停止工作，這也使得它給計數器發出的門控信號只有一次，保證當計數完成后計數器里的數據將保持不變，等待單片機取走數據。因為計數的時間為被測信號的一個周期，考慮到分頻器需要等待被測信號的上升沿進行分頻，本系統中計數器計數時間最長為2個被測信號周

期時間，而本設計的信號測量最低頻率為40Hz，所以計數器完成計數最長需要50ms，遠小于單片機兩次讀數時間。同時設計的計數器為16位，在2 MHz計數脈沖下，最低可以測量到的頻率為2000 000Hz/65536=30.5Hz，滿足系統設計要求。

2.2.2 相位測量的設計與實現

對于6路輸入信號,要測量的相位差有6個，分別記輸入的6路信號名稱為Ua、Ub、Uc、Ia、Ib、Ic、則要測量的相位差為Ua與Ub、Ua與Uc、Ub與Uc、Ua與Ia、Ub與Ib、Uc與Ic。

圖3 6路輸入信號的相位關系示意圖

當Ub上升沿到來時，計數器的計數值就會鎖存起來，這樣鎖存器里的數據就是Ua上升沿到Ub上升沿之間的計數值，也就是它們兩者上升沿的時間差，再根據信號的頻率就可以得到它們的相位差。

2.2.3 CPLD與MSP430單片機通信模塊

本設計中的CPLD有6個計數器，并以這6個計數器為基礎測量9個相位差，因此實際需要15個16位的寄存器。因為需要切換計數脈沖，所以計數脈沖的信息需要告訴單片機，使單片機選用合適的計算公式。計數脈沖的選擇有3個，因此有3個編碼。對于MSP430單片機而言，IO組輸入寄存器都是8位的，因此CPLD的寄存器數據都以8位數據寬度進行傳輸。即頻率和相位差的數據共有30個8位寄存器，再加上計數脈沖編碼的1個8位寄存器，總共31個寄存器。對這些寄存器進行地址編碼，可以知道使用5根地址線就可以使得MSP430單片機讀取到CPLD中所有的數據。

如圖4所示，MSP430對CPLD的控制是通過一根控制信號線。當單片機通過這條信號線發出高電平給CPLD時，CPLD進行測量，由于測量時間遠小于單片機讀取周期，當單片機讀取數據時所有測量結果已經得到。讀完數據后單片機會發出低電平，使CPLD清零，除了計數脈沖編碼的信息以外所有的數據將被清零。清零等待一段時間后，單片機再次發出高電平。通過這根控制信號線，實現MSP430單片機對于CPLD的控制[3]。

圖4 CPLD與單片機通信結構

3 總結

本設計采用了CPLD以及MSP430F169單片機進行系統設計。利用CPLD的可編程邏輯器件的特點，大大簡化了過去用獨立芯片搭建的數字電路。使用MSP430單片機的多通道ADC可以有效簡化模數轉換電路。結合CPLD和MSP430可以完成6路輸入信號的頻率相位和幅度的測量。

本系統還存在不足之處，有待改進，主要表現在以下方面:

1）由于原始信號輸入需要經過各種調理電路，這些電路的原器件會引入測量誤差,加入誤差表，這樣才能真正做到測量結果與實際相同。

2）由于測量電壓的幅度和相位的輸入源相同，所以測量相位的輸入信號也是經過互感器后的信號。由于互感器的比例關系，在輸入信號微弱時，輸入到波形轉換電路中的信號幅度很小，這將導致在此時測量的電壓相位不夠準確。

[1]牛博,王建華,宋政湘,等.基于現場可編程門陣列的電能質量檢測系統設計[J].電力自動化設備,2007,27(4):91-94.

[2]高秀英.淺談電能質量與改善措施[J].應用能源技術,2010 (04):41-45.

[3]Awad,M.S.Reviewpowerqualityissues[J].ModernApplied Science.2012,6(2):52-59.

[4]葛小燕,李朋,拜國棟.FPGA技術在電力系統電能質量監測中的研究應用[J].科技綜述,2008,36(3):36-40.