軟件接收機中QPSK 信號同步器的設計與實現

馬 濤，雷洪利，向 新，王 鋒，孫 曄

（空軍工程大學 航空航天工程學院，陜西 西安710038）

0 引 言

傳統的QPSK 信號接收機需要對接收信號首先進行載波同步，然后進行位同步，由于在位同步過程中過采樣策略能有效提高同步性能，因此需要系統工作在比較高的采樣率下，這無疑會占用大量的系統資源。

本文針對QPSK 信號的特點，考慮到軟件接收機的工作機制，使用了一種首先利用Gardner定時恢復算法［1］進行位同步，然后再利用Costas環載波相位補償算法對信號進行載波同步的工作方式。根據數字鎖相環的相關理論對這種工作方式的可行性、工作過程、資源利用、參數設置和系統性能進行了分析和仿真。研究結果表明，這種工作方式能有效降低同步器的復雜度，使同步器工作在比較低的采樣率下；仿真結果表明，同步器收斂速度快，對系統誤碼率的影響比較小。為同步器的實際應用提供了依據。

1 定時恢復原理

位同步也稱為定時恢復，其目的是實現碼元采樣相位的最佳化，即讓抽樣脈沖在最佳位置進行抽樣，由于在初始階段無法確定最佳相位，因此需要通過鎖相環路反饋調整和誤差檢測算法來實現上述目標。

定時恢復環路的實現結構如圖1所示，由插值濾波器、定時誤差檢測器、環路濾波器和NCO （控制器）組成。x（t）是接收信號經下變頻和匹配濾波器后輸出的基帶信號，通過頻率為1／Ts的本地時鐘 （T／Ts很可能是一個無理數）對x（t）進行過采樣后得到x（m），插值濾波器對x（m）進行插值和重采樣，重采樣頻率為1／Ti，此時每個符號有k＝2個采樣點，得到y（k），利用Gardner算法從y（k）中提取定時誤差，定時誤差經環路濾波器后控制NCO，使NCO產生插值濾波器需要的參數mk和μk，完成定時恢復。

圖1 位同步器結構

1.1 插值濾波器

插值濾波器的主要功能就是對接收的過采樣序列進行濾波和重采樣，并且從重采樣序列中獲得最佳采樣值。

設經1／Ts采樣后的信號［2］為

式中：ci——基帶碼元，Δθ——下變頻后的相位偏差，h（t）——余弦滾降濾波器，τ——接收延時，n（kTs）——采樣后的噪聲信號。

插值濾波器對x（mTs）進行重采樣，每個碼元采兩個樣點，環路收斂時，其中一個樣點為最佳采樣點，其輸出為

為了簡化計算，對式 （2）重新整理可得

式中：mk——kTi／Ts的整數部分，令int［］表示向下取整，就有mk＝int［kTi／Ts］。μk——kTi／Ts的 小 數 部 分，有μk＝kTi／Ts－mk。同時可以得到i＝int［kTi／Ts］－m。

通過式 （3）可知，哪些采樣點需要參與運算由mk決定，而濾波器的沖激響應則由μk 決定。由于插值濾波器僅需得到插值，即重采樣值，因此僅需獲得插值的頻率和相位即可，其沖激響應不必求得。所以可以使用Farrow 結構［3］實現插值濾波器。Farrow 結構能有效降低計算的復雜性，用移位替代乘法運算。本文采用α＝0.5的分段拋物線插值濾波器。

為了實現Farrow 結構的濾波器，令

將式 （4）代入式 （3）可得

系數bl（i）是獨立于μk 的固定值，可以直接通過查表獲得。

1.2 定時誤差檢測

根據式 （1），定時恢復時存在載波相位偏差，因此定時誤差檢測采用對載波相位不敏感的Gardner算法，其計算公式為

式中：y（tn）和y（tn－1）——當前碼元和前一碼元的最佳采樣值，y＊（tn－1／2）——兩個碼元的中間值，其大小反映了誤差的大小。由式 （6）可知，使用Gardner算法提取定時誤差，每個符號僅需要兩個采樣點，每個符號周期只需要計算一次定時誤差，因此十分適合硬件實現。

為了減小噪聲對定時誤差的影響，可以對y（tn）和y（tn－1）進行歸一化，僅保留其符號信息，其計算公式為

改進后的Gardner算法仍然具有對載波相位不敏感的特性。同時在相鄰碼元相同時輸出為零，對環路不做出調整。

1.3 環路濾波器

在定時恢復環路中，環路濾波器決定了環路的捕獲和跟蹤性能，同時能減小噪聲對環路穩定的影響。本文采用鎖相環中常用的比例積分濾波器［4］，其結構如圖2所示。

圖2 環路濾波器結構

定時恢復環路相當于一個二階二類的數字鎖相環。為了計算k1和k2的值，令k＝kpkvk1，其中，kp為誤差檢測靈敏度，反映定時誤差檢測算法的性能［5］，在PSK 調制系統中，針對Gardner算法，kp的值可由式 （8）計算得到，其中α為滾降系數。kv是控制器增益，取kv＝1

當k2＜k＜0.2時，等效噪聲帶寬由式 （9）定義在滿足系統帶寬與采樣率之比足夠小時，有如下定義

式中：ωn和ζ——模擬鎖相環中的無阻尼固有頻率和阻尼系數。ζ 一般取0.707，因此可以得到k2＝k／2，代入式（9）中，可得

通過式 （11）即可確定環路濾波器的系數，BLTs的取值需要根據實際情況確定。

1.4 控制器

控制器 （NCO）的作用主要是根據接收的誤差信號為插值濾波器提供基點索引mk和小數間隔μk 的值。其原理相當于對一個固定的控制字以及誤差信號進行累加，在累加器的溢出時刻輸出采樣脈沖以及小數間隔μk 的值。

由于插值濾波器內部存在延時單元，因此mk的值不需要計算出來，只要在NCO 的溢出時刻根據寄存器中當前的幾個信號值計算出插值，即通過NCO 得到插值頻率和相位。

根據NCO 累加器的值η（m）以及控制字W（m） （W（m）中包含環路濾波器輸出的誤差），可以得到歸一化的相位累加器的值［6］

為了便于計算，式 （12）是一個遞減型NCO 的表達式。在環路收斂的條件下，W（m）接近常數，此時有W（m）＝Ts／Ti。小數間隔μk 的值就可以利用NCO 累加器計算出來。令ε0＝1／W（m），有μk＝ε0η（m）。

2 載波相位補償原理

載波相位補償即載波同步，但載波相位補償環路之前接收信號已經進行下變頻處理，因此載波同步僅需要做相位的估計，不需要對接收信號的頻率進行跟蹤。由于下變頻過程中并沒有使用一個完全相干的載波，因此下變頻后的信號中存在著殘留的頻差和相差，并且伴隨著信號從定時恢復環路輸出，疊加在最佳判決值上。

定時環路中，信號經過插值濾波器后每個碼元僅有兩個樣點，對NCO 輸出頻率進行分頻，就可以獲得最佳判決時刻，即通過插值濾波器輸出得到最佳判決點。因此，只要估計出下變頻時的載波相位誤差即可得到最佳判決值。

2.1 開環結構下的載波相位補償

當下變頻頻率與載波頻率一致時，可以采用一種開環結構的載波相位補償方式，也稱為前饋的補償方式。其實現結構［7］如圖3所示。

圖3 開環結構載波相位補償原理

根據式 （1），設ci＝ai＋jbi，定時恢復完成后，由于每個碼元僅含有一個最佳判決點，在不考慮噪聲的情況下，設相差為Δθ，信號可以簡單記作 （省略樣點間隔2Ti）

將式 （13）寫作I路和Q 路兩路信號，即

對yI（i）和yQ（i）分別進行歸一化，僅保留其符號值，記作sgn ［yI（i）］和sgn ［yQ（i）］，相位誤差θ（i）［8］可通過式 （15）計算獲得

因此同步后基帶碼元可以通過式 （17）得到

將式 （16）化簡代入式 （17）中，可以得到載波相差與解調出的基帶碼元的關系如式 （18）所示

開環結構的原理和實現過程都比較簡單，并且不需要收斂時間。但是開環結構沒有反饋，因此對相位也沒有跟蹤，當下變頻頻率與載波頻率有偏差時，相位誤差也會循環增長，一旦相差落入不同的兩個區間時，I、Q 兩路信號就會出現如式 （18）所示的相位模糊情況，并且循環往復，導致得到一組基帶碼元并非原始的基帶碼元。而且，在存在噪聲的情況下，這種不同區間的跳變會變得更加沒有規律。因此，只有在通信時間較短，下變頻與載波頻率相干性較好，并且信噪比足夠高的情況下這種開環結構才能夠被使用。顯然，實際的通信系統很難滿足這樣苛刻的條件。

2.2 閉環結構下的載波相位補償

在開環結構下，當下變頻頻率和載波頻率有誤差時，相位誤差會在0－2π區間內跳變，因此解調出的信號是不可用的。為了克服這個問題，通常情況下使用閉環形式的載波相位補償方式，即反饋的鎖相環方式。其實現結構與位同步環路類似，如圖4所示。

圖4 閉環結構載波相位補償原理

2.2.1 相位誤差檢測器

相位誤差檢測器的結構與圖3類似。

參照2.1節中的變量定義，設環路輸出的相位補償值為e－jσ，與y （i）相乘可得

當Δθ－σ≈0 時，I（i）和Q（i）分別就是需要的兩路碼元。

對比式 （19）與式 （14），其結構是類似的，因此可以對式 （19）進行與式 （14）相同的處理。設相位誤差檢測器輸出為ε（i），則可以得到閉環結構下ε（i）與Δθ－σ的關系等同于式 （16）中θ（i）與Δθ 間的關系。但式 （14）中Δθ是下變頻的相位誤差，而式 （19）中Δθ－σ則是下變頻的相位誤差與環路產生的估計相位的差。

因此，根據下變頻初始相位誤差的不同，通過相位誤差檢測器可以得到一個和式 （18）相近的結論 （相差為Δθ－σ，解調得到的碼元為I（i）＋jQ（i））。由于軟件接收機中下變頻在模擬端完成，相位誤差依然有可能會落入各個區間內，但是此時環路能夠收斂，即相位誤差會直接收斂在任何一個區間內，而不會在各個區間之間跳變。因此可以插入一段固定的碼元序列，然后對碼元序列的識別來判斷初始相位的區間。

2.2.2 環路濾波器

環路濾波器與定時恢復環路中環路濾波器結構相同，即采用比例積分濾波器。其作用與參數計算可參考1.3節。載波相位補償環路中有kp＝1，kv＝1。

2.2.3 相位累加器

相位累加器的功能就是對相位誤差檢測輸出的相位誤差進行累加 （mod （2π）），其結構與定時環路中NCO 中的相位累加器相似，但沒有固定的控制字。這是由于接收信號已經進行下變頻，相位累加器只需要提供相位估計，不需要輸出特定的頻率。即由于提前對信號進行了下變頻處理，因此環路中NCO 就退化成了相位累加器。

3 仿真及性能分析

3.1 仿真模型及參數

本文在Matlab／Simulink 環境［10］下對該同步器進行設計和仿真，模型主要參數為：碼元速率設定為1 Mbps，接收端過采樣速率為8 Mbps，發送和接收端采用滾降系數為0.5的根升余弦濾波器作成形濾波。采用QPSK 數字調制方式。其實現流程如圖5所示。

圖5 模型仿真流程

3.2 性能分析

本文將分別在無噪條件下及高斯噪聲條件下對同步器系統性能進行分析。在無噪條件下，觀察系統各部分控制信號的波形，以及測試環路的收斂速度，保證理想條件下同步器系統的可行性；在高斯噪聲條件下，測量系統的誤碼率，并與實際接收機進行比較，分析在高斯環境下的系統性能。

3.2.1 等效噪聲帶寬的選取

由于環路濾波器的等效噪聲帶寬對系統性能具有比較大的影響，其值越大環路收斂越快，但定時和相位補償的偏差也越大，甚至會出現碼元丟失或者載波相位落入不同區間的情況，使同步得到的基帶碼元失去了意義。相反，其值越小環路收斂越慢，當系統存在較大頻差時，過小的帶寬值會使環路的捕獲性能變得極差。但等效噪聲帶寬的選擇上并沒有明確的定義，需要根據實際情況確定。為了仿真能兼顧收斂速度以及可靠性，經過多次對比實驗，最終將定時恢復環路中環路濾波器等效噪聲帶寬設為0.002，相位補償環路中環路濾波器等效噪聲帶寬設為0.02，以下分析都將基于此設定。

3.2.2 無噪條件下的同步器性能

為了更直觀地觀察同步的工作過程，首先假定噪聲為零，設碼元頻差為0.25、載波頻差為0.025。通過Matlab／Simulink環境下的scope模塊分別觀察定時環路誤差控制信號w（n），小數間隔μk，相位補償環路控制信號ε’（i），相位估計ζ（i）的仿真仿真曲線，由此可以看到定時恢復環路和載波相位補償環路的收斂情況，如圖6所示。

通過對系統進一步分析，在無噪條件下，可以觀察到環路收斂時間隨碼元頻差的增加而增長，當碼元頻差小于1%，載波頻差為0時，環路在10－3s內即可達到收斂。

而當碼元頻差固定為0.5%，同理可以觀察到環路收斂時間雖載波頻差的增加而增長，但載波頻差小于0.075%時，收斂時間都接近于10－3s，這是由于在相位補償環路中，環路濾波器中的累加器在定時恢復過程中已經有了一個接近于可以跟蹤載波頻差的值，因此定時恢復完成后，相位補償也能很快完成。而當頻差繼續增大時，收斂時間則增長較快。

圖6 仿真波形

3.2.3 高斯環境下的同步器性能

當系統加入高斯噪聲后，仿真表明，環路收斂需要要的時間會大大增加。例如，在載波頻差為0.075%的情況下，無噪條件下環路收斂所需要的時間小于10－3s，而當信噪比為7dB時，實際環路收斂所需要的時間為3000×10－6s，相比無噪聲條件下增加了2倍。

碼元頻差取碼元速率的0.5%，載波頻差取載波頻率的0.05%時，誤碼率［11］分析如圖7所示。

圖7 系統誤碼率仿真

由圖7可知，同步環路的性能良好，通過定時恢復和相位補償，能夠完成同步，取得最佳判決值。環路的抗噪聲性能良好，因此與實際接收機的誤碼率特性曲線十分接近。

4 結束語

本文通過對Gardner算法和Costas環載波同步算法進行分析和研究，提出了一種QPSK 信號同步器，給出了同步器各部分的參數設定。該同步器能夠工作在比較低的采樣率下，適合應用于軟件接收機中，并且對碼元頻偏和載波頻偏有一定的跟蹤能力。仿真結果表明，同步器能夠跟蹤1%以上的碼元頻差和0.1%以上的載波頻偏。同步系統在碼元速率為1Mbps時，基本能在10－2s內完成收斂，同步環路對系統誤碼率影響較小，性能良好。

［1］Chen Qin，Li Min.Modified Gardner algorithm for bit synchronization in high－order QAM system ［C］／／IEEE Conference Publications，2013：428－429.

［2］Silva C，Eric M，Gordana JD.Design and simulation of QPSK reconfigurable digital receiver ［C］／／53rd IEEE International Midwest Symposium on Circuits and Systems，2010：656－659.

［3］Valentin V，Vladimir P，Pavel P.DSP source code optimization of BPSK／QPSK receiver symbol synchronization recovery circuit［J］.International Conference on Electronic Devices，Systems and Applications，2011：208－212.

［4］Juan AM，Nicolas AC，Pedro AR，et al.A high data rate BPSK receiver implementation in FPGA for high dynamics applications ［C］／／VII Southern Conference on Programmable Logic，2011：233－238.

［5］FU Yongming，ZHU Jiang，JU Yingyu.Parameters design and performance analysis of the timing recovery loop based on Gardner timing detector ［J］.Journal on Communications，2012，33 （6）：191－198 （in Chinese）.［付永明，朱江，琚瑛玨.Gardner定時同步環路參數設計及性能分析 ［J］.通信學報，2012，33 （6）：191－198.］

［6］Zhang Lili，He Zhiming.A modified timing synchronization algorithm for QPSK in digital receiver ［C］／／2nd International Conference on Artificial Intelligence，Management Science and Electronic Commerce，2011：1821－1824.

［7］Wilfried G.Open－loop analysis of a nonlinearly modified Gardner synchronizer ［J］.Browse Journals ＆ Magazines，2014，18 （11）：1963－1966.

［8］Maarten T，Michiel S，Patrick R.Time domain model for costas loop based QPSK receiver［C］／／8th Conference on Ph.D.Research in Microelectronics and Electronics，2012：313－316.

［9］Shi Dengsheng，Yan Chaoxing，Wu Nan，et al.An improved symbol timing error detector for QPSK signals ［C］／／6th International ICST Conference on Communications and Networking in China，2011：1088－1092.

［10］ZHANG Shuiying，XU Weiqiang.Principles and Matlab／Simulink simulations of commuications ［M］.Beijing：Posts＆Telecom Press，2012：242－253 （in Chinese）. ［張水英，徐偉強.通信原理及Matlab／Simulink仿真 ［M］.北京：人民郵電出版社，2012：242－253.］

［11］Proakis JG，Salehi M.Digital communication ［M］.5th ed.Beijing：Publishing House of Electronics Industry，2009：114－127.