DSP和FPGA技術(shù)在通用數(shù)字信號處理系統(tǒng)設(shè)計中的應(yīng)用

鐘先芳（江西信息應(yīng)用職業(yè)技術(shù)學(xué)院，江西南昌，330043）

DSP和FPGA技術(shù)在通用數(shù)字信號處理系統(tǒng)設(shè)計中的應(yīng)用

鐘先芳
（江西信息應(yīng)用職業(yè)技術(shù)學(xué)院，江西南昌，330043）

DSP和FPGA技術(shù)在數(shù)字信號處理系統(tǒng)設(shè)計中的應(yīng)用，使得系統(tǒng)的處理能力更強、開發(fā)靈活性更顯著。本文通過對通用數(shù)字信號處理系統(tǒng)中的軟硬件設(shè)計分析，研究了DSP和FPGA技術(shù)在系統(tǒng)中的具體應(yīng)用。

DSP；FPGA；數(shù)字信號處理系統(tǒng)

0 引言

圖1 系統(tǒng)工作流程

到上位機，最后在上位機程序進行處理結(jié)果的顯示，同時將其與仿真結(jié)果進行比較分析。

信號處理的主要功能是借助于對被測信號再時域或變換域的特性分析與處理，更明確的認識信號特性與本質(zhì)，進而得到所需信號形式，提高信息的利用程度。隨著DSP和FPGA技術(shù)的開發(fā)，其在通用數(shù)字信號處理系統(tǒng)設(shè)計中的應(yīng)用，對系統(tǒng)的改造升級注入了新的血液。因此，本文試圖通過對DSP和FPGA技術(shù)在通用數(shù)字信號處理系統(tǒng)中的應(yīng)用進行研究，探索數(shù)字信號處理系統(tǒng)優(yōu)化新路徑。

1 系統(tǒng)總體設(shè)計

系統(tǒng)主要由數(shù)字信號處理單元、FPGA控制電路、外設(shè)電路三部分組成。其中。數(shù)字信號處理單元則主要實現(xiàn)數(shù)字信號的處理工作，F(xiàn)PGA的主要作用是實現(xiàn)電路接口時序控制，并進行數(shù)據(jù)緩沖，外設(shè)電路包括信號發(fā)生與采集電路、USB接口電路、語音信號控制電路。圖1為系統(tǒng)工作流程。

由圖1可知，系統(tǒng)在工作過程中，首先是通過上位機進行數(shù)字信號處理功能的選擇，并借助于USB接口將控制命令傳輸?shù)紽PGA；然后FPGA在接收到控制命令之后，將其傳輸給DSP，接著再由DSP根據(jù)命令要求進行數(shù)據(jù)處理，并將處理后的數(shù)據(jù)再傳輸給FPGA，并再次借助于USB接口將處理后的數(shù)據(jù)傳輸

2 硬件設(shè)計

2.1 DSP 部分設(shè)計

TMS320C6455是TI的6000系類中一款性能較高的定點數(shù)字信號處理器，期頻率最高可達1.2GHz。片內(nèi)不僅有高性能的C64x+數(shù)字信號處理器內(nèi)核，還有充足的外設(shè)資源，如用于片級互聯(lián)的RapidIO接口、McBSP接口、DDR2接口、JTAG仿真接口、I2C接口、64位的EMIF接口、千兆以太網(wǎng)控制器、PCI接口等。板卡采用2片TMS320C6455進行協(xié)議解析及數(shù)據(jù)處理，兩片DSP采用RapidIO接口互聯(lián)，以實現(xiàn)兩個DSP之間高速的數(shù)據(jù)交互功能，其雙向傳輸速率最高可達3.125Gbps。同時每片DSP提供對外RapidIO接口2路，可與其他模塊進行RapidIO總線數(shù)據(jù)通信。DSP通過DDR2接口直接擴展2片DDR2存儲，用來存貯數(shù)據(jù)和程序，兩片DDR2采用是數(shù)據(jù)線并聯(lián)方式，形成32位存儲位寬，有效提高系統(tǒng)的性能。每片DSP會單獨外掛一片F(xiàn)LASH，用來存儲程序代碼，系統(tǒng)上電后，DSP通過二次加載將代碼加載至DSP。DSP的EMIF總線連接至FPGA，實現(xiàn)資源共享，擴展外圍接口。

2.2 FPGA部分設(shè)計

FPGA作為整個設(shè)計的核心模塊，在系統(tǒng)的設(shè)計方面起著重大的意義，極大的增強了系統(tǒng)的靈活性，在本設(shè)計中FPGA與DSP的EMIFA總線的CE2、CE4空間相連，充分利用了TMS320C6455的處理能力，需要將EMIFA的數(shù)據(jù)線、地址線、控制線均與FPGA進行連接；LVDS外掛到FPGA上，減少DSP的EMIF總線壓力的情況下同時增加了LVDS處理的靈活性；兩個FPGA都需要通過CPLD進行加載，設(shè)計采用主并行的加載模式，CPLD模擬PlatformFLASH的作用，所以FPGA的并行配置管腳與CPLD連接。同時，每個FPGA對外有一路RS422接口、一路RS485接口和一路RS232接口。

DSP與FPGA的通信接口設(shè)計中，通過DSP的EMIF總線與FPGA進行連接，將DSP的CE2空間與CE4空間分配FPGA，將DSP的EMIF總線的數(shù)據(jù)線、地址線、控制線等與FPGA連接。DSP與FPGA可以通過EMIFA總線進行通信，同時可以對EMIFA總線上的外設(shè)進行操作；FPGA與DSP通過一個McBSP連接，可以快速的進行數(shù)據(jù)交換；同時DSP的GPIO口與FPGA連接，方便測試與功能擴展。

3 軟件設(shè)計

DSP程序設(shè)計開發(fā)環(huán)境選擇TI公司的CCStudiov3.3，編程語言選擇標準C語言。DSP程序通過對由上位機發(fā)出的控制命令進行數(shù)據(jù)信號處理后，經(jīng)FPGA內(nèi)部FIFO，借助USB接口再傳輸?shù)缴衔粰C，若傳輸正確，則直接結(jié)束，若傳輸有誤，則需要退出，重新讀取FPGA傳輸?shù)拿钭帧Ｆ涔ぷ髁鞒倘鐖D2所示。

由圖2可以看出，DSP首先通過合理配置內(nèi)部寄存器，初始化EMIF、CPU頻率，然后根據(jù)地址解讀FPGA傳輸?shù)拿钭郑ζ溥M行功能類別的判定，讀取功能參數(shù)與數(shù)據(jù)，調(diào)用功能子程序進行數(shù)據(jù)處理與計算，最后再將處理后的數(shù)據(jù)傳輸?shù)紽PGA，借助于USB接口將處理后的結(jié)果傳輸?shù)缴衔粰C，同時通過信號發(fā)生或語音模塊輸出。

圖2 DSP程序流程圖

4 系統(tǒng)測試

結(jié)合數(shù)字信號處理系統(tǒng)功能與技術(shù)要求，本文對基于DSP和FPGA的通用數(shù)字信號處理系統(tǒng)進行了測試。測試結(jié)果表明：DSP程序能夠正常工作，順利實現(xiàn)其數(shù)字信號處理功能；PGA邏輯工作穩(wěn)定，可依據(jù)上位機控制命令控制好各個電路模塊；系統(tǒng)其他各項功能均符合系統(tǒng)運行要求，數(shù)據(jù)處理結(jié)果與軟件仿真結(jié)果一致，完成了數(shù)字信號處理任務(wù)。

5 結(jié)論

本文通過對通用數(shù)字信號處理系統(tǒng)軟硬件設(shè)計的具體分析，體現(xiàn)了DSP和FPGA技術(shù)在系統(tǒng)中的具體應(yīng)用，并通過系統(tǒng)測試驗證了系統(tǒng)設(shè)計的可行性與合理性。系統(tǒng)測試結(jié)果表明本系統(tǒng)中的DSP和FPGA部分均能正常工作，實現(xiàn)了通用數(shù)字信號處理的基本功能，可應(yīng)用于各個所需領(lǐng)域。

[1]鄭運冬.基于FPGA的FIR濾波器設(shè)計與實現(xiàn)[D].復(fù)旦大學(xué),2013.

[2]何浩. 基于DSP和FPGA的圖像處理平臺的研究和實現(xiàn)[D].南京航空航天大學(xué),2011.

[3]詹振環(huán). 基于雙多核DSP的圖像處理平臺設(shè)計[D].中國科學(xué)院研究生院（西安光學(xué)精密機械研究所）,2013.

Application of DSP and FPGA technology in the design of general digital signal processing system

Zhong Xianfang
（Information Application Jiangxi Vocational and Technical College,Jiangxi Nanchang,330043）

The application of DSP and FPGA technology in the design of digital signal processing system, which makes the system's ability to handle more, develop more flexible. In this paper, the design and analysis of the software and hardware design of the general digital signal processing system, the application of DSP and FPGA technology in the system is studied.

DSP; FPGA; digital signal processing system

TN911.72

A