傳感器網絡應用的低功耗實時計數器

張藝蒙,張玉明,張義門

(西安電子科技大學微電子學院,陜西西安 710071)

傳感器網絡應用的低功耗實時計數器

張藝蒙,張玉明,張義門

(西安電子科技大學微電子學院,陜西西安 710071)

為降低傳感器網絡節點的功耗,針對傳感器網絡應用中傳感器節點休眠時間的功耗進行了分析,得出當傳感器節點處于休眠狀態時,其大部分功耗都是由實時計數器消耗的結論,并提出一種應用在傳感器網絡、采用電荷可回收邏輯電路結構的低功耗16位實時計數器.采用0.18μm的互補金屬氧化物半導體工藝設計并制作了一塊樣片.實驗結果表明,當16位實時計數器的工作頻率為100 k Hz時,新結構的功耗為27 nW,而采用傳統結構的實時計數器的功耗則為140 nW.

傳感器網絡;實時計數器;低功耗電路;電荷可回收邏輯電路

在信息化社會,傳感器網絡的作用越來越大,它可以幫助人們監測環境變化、氣候變化和人的健康狀況等[1-4].由于其特性,大部分時間傳感器節點會被安置在工作人員較難達到的位置,因此其電源供給就成為一個問題.現在大多數解決方案是采用電池供電,但為了降低傳感器節點的尺寸使其便于安裝,電池的容量也不能太大.通常,普通家用的AAA電池可對1個傳感器節點供電一至兩年.因此,可通過改進算法來延長傳感器的電池壽命[5].而筆者則從如何降低傳感器節點的功耗進行討論.

根據已有的研究,在大多數應用中,傳感器在大部分時間都處于睡眠狀態.這是因為在很多監測中,環境的變化并不是十分劇烈,數據的變化通常是以小時為單位計算的.例如在水流傳感器網絡中[6],傳感器節點保持數小時的睡眠模式后,進入工作模式,在工作模式中運行幾微秒,即監測水流速度和采集數據并發回服務器,然后又進入睡眠模式.在睡眠模式中,除了一個實時計數器來計算睡眠時間外,傳感器節點中的電路均不工作.因此,實時計數器的功耗決定了傳感器節點的電池壽命.

為降低實時計數器的功耗,筆者采用電荷可回收邏輯電路[7-11]來構建實時計數器,這是因為實時計數器基本上是一個時序電路,所以時鐘信號同時也要作為電力驅動信號來給計數器供電.同時對時鐘發生器也有要求,即它應該有足夠的驅動能力來驅動計數器,同時它也應該具備回收和重復利用電荷的能力.為滿足這些要求,可采用石英振蕩器和電荷可回收邏輯電路技術搭建一個16位實時計數器,并用0.18μm互補金屬氧化物半導體（Complementary Metal Oxide Semiconductors,CMOS)工藝進行了樣片的試做.測試結果表明,相比傳統靜態CMOS電路搭建的實時計數器,筆者所提出的結構使傳感器節點的功耗降低了81%.

1 時鐘發生器

這里采用石英振蕩器作為實時計數器的時鐘發生器.石英振蕩器是利用石英晶體（又稱水晶)的壓電效應,用來產生高精度振蕩頻率的一種電子元件,它可以等效為一個串聯LCR電路.因此,該模型的阻抗可描述為s是復頻率（s=jω),ωs是串聯諧振角頻率,ωp是并聯諧振角頻率.

當給石英加上電容時,會降低石英的并聯諧振頻率.該方法可用來調整石英振蕩器的振蕩頻率.當只有石英的情況下,振蕩器是無法起振的.因此,一些周邊電路也很必要.圖1給出了石英振蕩器的電路結構圖.為了讓石英振蕩器能夠給電荷可回收邏輯電路供電,LCR網絡必須直接與計數器相連接,從圖1可知,石英振蕩器的輸出信號是一個正弦波,并直接和實時計數器電路相連接,滿足電荷可回收邏輯電路工作的前提條件.另外,石英振蕩器的品質因數Q非常高,可以達到數萬,而通常在電荷可回收邏輯電路中使用的時鐘發生器的Q值只有幾十.因此,采用高品質因數的石英振蕩器作為時鐘發生器可大大提高電荷可回收邏輯電路的功耗效率.

圖1 石英振蕩器等效電路圖

2 實時計數器

實時計數器的主要結構為二進制計數器和一些周邊電路.如前所述,通常傳感器節點的睡眠時間為幾十分鐘,因此,當工作頻率為100 k Hz時,計數器至少需要28位（228/（60×100 000)約為44 min)才能達到這個量級.但28位計數器會消耗大量仿真時間,同時和16位計數器相比,其功耗并未有大幅度增長,且原理相同.因此,文中采用16位計數器作為實時計數器的主要部分,并使用了一種名為偽N溝道金屬氧化物半導體（N-channel Metal Oxide Semiconductor,NMOS)增幅邏輯（pseudo NMOS Boost Logic,p NBL)的電荷[7]可回收邏輯電路來構建實時計數器.

圖2 pBNL搭建4位計數器結構

16位計數器由4個4位計數器組成,圖2給出了由p NBL搭建的4位計數器的結構.對于通常靜態CMOS搭建的計數器,當輸出Q[3:0]=4’b1111時,進位輸出Co=1’b1,進一步觸發下一個4位計數器.但是對于電荷可回收邏輯電路p NBL,其輸入和輸出之間有半個時鐘周期的延遲,所以要使輸出Q[3:0]和Co之間沒有延遲,需要對4位計數器進行重新設計,輸出Co與門的輸入并不是Q[3:0].在重新設計Co后,4個4位計數器被組合成一個16位計數器.

為對比所設計的實時計數器和傳統結構的實時計數器之間功耗的差別,一個傳統結構的實時計數器也被設計并試做出來.圖3給出了一個傳統結構的傳感器節點的示意圖,由于石英振蕩器的輸出信號是一個正弦波信號,無法直接作為時鐘信號輸入至由靜態CMOS電路搭建的實時計數器,否則漏電流會十分巨大.因此,需要一個反相器將正弦波信號轉換為方波信號,作為實時計數器和數據處理單元的時鐘信號.當實時計數器的計數到設定值時,會產生一個啟動信號使傳感器節點進入工作模式;在工作模式中傳感器節點開始采集周圍的數據,進行數據處理并傳回服務器;然后再次進入睡眠模式,工作模式持續時間非常短,相比于睡眠模式的功耗也十分小.

圖3 采用傳統結構的傳感器節點

圖4 采用新結構的傳感器節點

圖4為采用電荷可回收邏輯電路p NBL設計的實時計數器.新結構與傳統結構不同的是,從石英振蕩器中輸出的正弦波信號被直接輸入至實時計數器作為電源和時鐘信號使用.當實時計數器計數到設定值時,會產生一個啟動信號輸入至數據處理單元,使傳感器節點從睡眠模式進入工作模式;同時該啟動信號也會打開與門,將正弦波信號轉換為方波信號輸入至數據處理單元作為時鐘信號.和傳統結構一樣,在工作模式結束后,傳感器節點會轉入睡眠模式,實時計數器繼續進行計數.

通過對比圖3和圖4可以發現,這兩種結構有著兩個最主要的不同點:①對于新結構,正弦波轉方波的部件只工作在工作模式,而傳統結構則需一直工作;②新結構采用了p NBL這種電荷可回收邏輯電路來構建實時計數器.通過這兩點的改進,傳感器節點的功耗可被大大降低.

3 仿真和測試結果

為驗明文中提出的結構和傳統結構相比具有所預期的低功耗效果,文中設計并制作了兩種結構的芯片,并進行了仿真和測試,仿真和芯片試做均采用了0.18μm CMOS標準工藝,仿真結果如表1所示.工作頻率范圍在16～100 k Hz區間,傳統結構包括了實時計數器和時鐘信號轉換電路兩部分的功耗,而新結構則不需要轉換電路,只包括了實時計數器的功耗.從仿真結果來看,轉換電路的功耗一直在150 n W以上,這部分巨大的功耗在新結構中被成功消除了,只比較實時計數器本身.當工作頻率為100 k Hz時,新結構的功耗只有傳統結構的16%,如果加上時鐘信號轉換電路的功耗,則在工作頻率為100 k Hz時,新結構能夠節省280 nW的功率,將傳統結構的功耗降低了92%.

表1 兩種不同結構的仿真結果

圖5是試做芯片的顯微鏡照片.由于是手工版圖布線,只對功能和功耗進行了考慮,對芯片尺寸沒有優化.可以看到,芯片面積利用率不夠充分,在實際應用中還可以進一步進行優化,從而降低電路的面積,表2為測試結果.為只對實時計數器本身進行比較,對傳統結構的測試結果只包括實時計數器,而不包括時鐘轉換電路.圖6給出了仿真結果和測試結果的比較,可看出測試結果和仿真結果有著很好的擬合,從而驗證了所提出的新結構有著很好的低功耗性能,對傳感器節點的低功耗長壽命有著十分顯著的效果.

圖5 試做芯片的顯微鏡相片

圖6 仿真結果和電路測試結果的比較

表2 試做芯片的測試結果

4 結束語

文中提出了一種應用在傳感器網絡中的新的實時計數器的結構,通過采用這種結構,可以大幅降低傳感器節點的功耗,從而延長傳感器節點的電池壽命.通過對所提出電路結構的仿真和試做測試結果分析,得到所提出新結構相較于傳統結構的功耗有著大幅的降低,在100 k Hz工作頻率下,高達81%的功耗被降低,加上新結構所去除的時鐘轉換電路的功耗,則高達92%的功耗被降低.

[1]Gonzalez M,Schandy J,Wainstein N,et al.Wireless Image-sensor Network Application for Population Monitoring of Lepidopterous Insects Pest(Moths)in Fruit Crops[C]//Proceedings of IEEE International Instrumentation and Measurement Technology Conference.Piscataway:IEEE,2014:1394-1398.

[2]Munir A,Gordon-Ross A,Ranka S.Multi-core Embedded Wireless Sensor Networks:Architecture and Applications [J].IEEE Transactions on Parallel and Distributed Systems,2014,25(6):1553-1562.

[3]Singh V,Singh I P,Sud S K.Low Power Embedded Controlled Sensor Network for Agricultural Application[C]// Proceedings of IEEE Long Island Systems,Applications and Technology Conference.New York:IEEE,2014:1-4.

[4]Borges L M,Velez F J,Lebres A S.Survey on the Characterization and Classification of Wireless Sensor Network Applications[J].IEEE Communications Surveys&Tutorials,2014,16(4):1860-1890.

[5] 楊銀堂,高翔,柴常春,等.一種WSN中的能耗優化動態路由算法[J].西安電子科技大學學報,2010,37(5):777-782. Yang Yintang,Gao Xiang,Chai Changchun,et al.Novel Dynamic Routing Algorithm for Energy Optimization in WSN [J].Journal of Xidian University,2010,37(5):777-782.

[6]Melani M,Bertini L,De M M,et al.Hot Wire Anemometric Mems Sensor for Water Flow Monitoring[C]// Proceedings of Design,Automation and Test in Europe.Piscataway:IEEE,2008:342-347.

[7]Zhang Y M,Huang M S,Wang N,et al.Energy Efficient Processing Engine in LDPC Application with High-speed Charge Recovery Logic[J].Journal of Semiconductor Technology and Science,2012,12(3):341-352.

[8]Wang A,Chandrakasan A.A 180 m V FFT Processor Using Subthreshold Circuit Techniques[C]//Digest of Technical Papers of the IEEE International Solid-state Circuits Conference:4.Piscataway:IEEE,2004:292-293,285,529.

[9]Kao J,Ma W H,Sathe V,et al.A Charge-recovery 600 MHz FIR Filter with 1.5-cycle Latency Overhead[C]// Proceedings of the 35th European Solid-state Circuits Conference.Piscataway:IEEE,2009:160-163.

[10]Zhang Y,Okamura L,Yoshihara T.An Energy Efficiency 4-bit Multiplier with Two-phase Non-overlap Clock Driven Charge Recovery Logic[J].IEICE Transactions on Electronics,2011,E94-C(4):605-612.

[11]Ou T C,Zhang Z Y,Papaefthymiou M C.An 821 MHz 7.9 Gb/s 7.3 pJ/b/iteration Charge-Recovery LDPC Decoder [C]//Digest of Technical Papers of the IEEE International Solid-state Circuits Conference:57.Piscataway:IEEE,2014:462-463.

（編輯:齊淑娟)

Low power dissipation real time counter for sensor network application

ZHANG Yimeng,ZHANG Yuming,ZH ANG Yimen
(School of Microelectronics,Xidian Univ.,Xi’an 710071,China)

In sensor network application,to calculate the sleeping time of the sensor nodes,the real time counter is an important part.When the sensor node is in the sleep mode,most of power dissipation is consumed by the real time counter.How to reduce the power dissipation of the real time counter becomes an important research topic to extend the battery life in senor network application.This paper presents a low power dissipation 16-bit real time counter for sensor network application.Charge recovery logic technology is adopted in the real time counter to achieve low power dissipation.To demonstrate the performance of the proposed real time counter,a test chip is designed and fabricated by 0.18μm CMOS technology.Experimental results indicate that the proposed real time counter with a charge recovery logic dissipates only 27 nW when working at the frequency of 100 k Hz,while the conventional structure of the real time counter dissipates 140 nW in total.

sensor network;real time counter;low power;charge recovery logic

TN432

A

1001-2400（2015)06-0066-04

10.3969/j.issn.1001-2400.2015.06.012

2014-12-17

時間:2015-03-13

國家自然科學基金資助項目（61372015)

張藝蒙（1982-),男,講師,博士,E-mail:zhangyimeng@xidian.edu.cn.

http://www.cnki.net/kcms/detail/61.1076.TN.20150313.1719.012.html