用于植入式醫療裝置的逐次逼近式模數轉換器

張鴻,張牡丹,張杰,趙陽,張瑞智

(西安交通大學電子與信息工程學院,710049,西安)

?

用于植入式醫療裝置的逐次逼近式模數轉換器

張鴻,張牡丹,張杰,趙陽,張瑞智

(西安交通大學電子與信息工程學院,710049,西安)

針對植入式醫療裝置對模數轉換器(ADC)的超低功耗和高精度要求,提出了一種共模恒定型分段混合編碼結構的逐次逼近式模數轉換器(SAR-ADC)。該SAR-ADC的電容數模轉換器DAC中采用分段混合編碼結構,兼具了分段二進制編碼的低功耗優勢和分段溫度計編碼的高線性度優勢。共模恒定型控制方式具有極低的動態功耗。采用HHNEC 0.35 μm CMOS工藝完成了10位共模恒定型分段混合編碼SAR-ADC的電路和版圖設計。后仿真結果表明:所設計的SAR-ADC的電源電壓范圍為1.8～3 V;在采樣率為103s-1的條件下,其有效位數為9.4位;整個SAR-ADC所消耗的電流僅為60 nA,在同等工藝條件下具有更低的功耗;所設計的轉換器能夠滿足心臟起搏器等植入式醫療裝置的需求。

醫療裝置;植入式;超低功耗;逐次逼近型;模數轉換器

近年來,在微電子技術的推動下,人工耳蝸、心臟起搏器等植入式醫療裝置已在臨床中得到廣泛應用,腦機接口等技術也在逐漸走向成熟。模數轉換器(ADC)是植入式醫療裝置中的關鍵電路,它將生物電信號轉換成數字形式。植入式ADC處理的生物信號頻率一般在幾十kHz以下,轉換精度要求在10 bit以上。為了延長植入式裝置的使用壽命,需要盡可能降低植入式ADC的功耗。在各種結構的ADC[1-3]中,逐次逼近式ADC(SAR-ADC)具有功耗低、面積小的優點,是目前植入式ADC的主要實現形式。

通常,SAR-ADC包括數字控制邏輯,數模轉換器(DAC)和比較器3部分。其中,僅有比較器消耗一定的靜態電流,ADC的大部分功耗為控制邏輯以及開關電容DAC中開關動作引起的動態功耗[4]。因此,為了達到植入式醫療裝置要求的極低功耗,國內外的研究者們對進一步優化開關控制邏輯進行了深入研究,以有效降低整個ADC的動態功耗。目前已有的SAR-ADC開關控制時序有傳統型[4]、節能型[5]、單調型[6]和共模恒定型[7]等。在相同的采樣速度和精度條件下,節能型、單調型和共模恒定型的功耗分別約為傳統型功耗的1/2、1/5和1/8。因此,采用共模恒定型開關控制邏輯的SAR-ADC在植入式醫療應用中具有明顯的低功耗優勢。然而,文獻[7]中共模恒定型SAR-ADC的電容DAC(CDAC)采用了二進制電容陣列,使得總電容值隨ADC位數的增加呈指數增加。另外,其電容陣列中最大電容與最小電容的比值高達2N-2(N為ADC的位寬),電容失配和寄生電容的影響將顯著增加ADC的微分非線性誤差(DNL)和積分非線性誤差(INL)[8]。在CDAC中采用分段式電容陣列可有效降低最大電容與最小電容的比值[9],從而在一定程度上提高ADC的線性度。然而,若分段式CDAC中每一段采用二進制陣列[10],制造誤差導致的電容失配仍然會制約整個ADC的精度和線性度。雖然溫度計編碼的CDAC能夠有效地降低ADC的DNL和INL[11],然而若對CDAC的電容陣列全部采用溫度計碼控制,則對于N位精度,其DAC需要2N-1對子電容和相應的開關控制邏輯,這將顯著地增加控制邏輯的復雜性和開關動態功耗。

本文在共模恒定型開關控制邏輯的基礎上,提出了一種分段混合編碼結構的SAR-ADC,其中CDAC的高段位電容陣列,采用溫度計編碼,低段位電容陣列,采用二進制編碼的混合編碼電容陣列,可以在較低的電路復雜度和功耗條件下獲得較高的線性度。本文采用HHNEC 0.35 μm工藝,設計了一款采用分段混合編碼結構的10位SAR-ADC。后仿真結果表明,本文ADC具有較高的線性度和極低的功耗,可完全滿足心臟起搏器等植入式醫療裝置的需求。

1 共模恒定型SAR-ADC功耗分析

圖1 傳統型SAR-ADC結構

圖2 共模恒定型SAR-ADC結構

N位傳統開關電容型SAR-ADC的電容陣列中共有N+1對電容,Vip和Vin為差動輸入信號,VRP、VRN和VCM分別為DAC的差動基準信號和共模信號,C0=Cu(Cu為單位電容),其余電容為Ci=2i-1Cu(i=1,2,…,N),b[N-1]為ADC輸出的N位數字碼。傳統型SAR-ADC的結構如圖1所示。在采樣階段,輸入信號通過采樣開關T1P和T1N接到電容的下極板。完成采樣后,控制邏輯按照預設輸出值、判斷和確定輸出值的順序,從高到低逐次確定ADC的每一位轉換結果,整個過程將引起大量的開關動作,從而導致較高的動態功耗。針對這一問題,共模恒定型結構對傳統的SAR-ADC結構進行了改進,將輸入信號從電容的上極板接入,電容的下極板在采樣時接共模信號VCM,如圖2所示。在位數相同的情況下,共模恒定型結構的電容比傳統結構少1對,總電容值為傳統結構的1/2。

為了說明共模恒定型SAR-ADC在動態功耗方面的優勢,本文以3位ADC輸出全為0時的情況為例,對比分析兩種結構SAR-ADC的電容控制過程。

(1)

(2)

對比式(1)、式(2)可知,由于共模恒定型結構不需要預設操作,因此可以大大降低動態功耗。按照上述分析方法,本文分別對以上兩種類型的10位SAR-ADC輸出所有碼值時的開關電容能耗進行了Matlab建模。兩種ADC的單位電容Cu都為120fF,差動基準電壓VR都為2V,開關電容能耗對比結果在圖3中給出。可以看出,共模恒定型結構具有明顯的低功耗優勢。

圖3 傳統型與共模恒定型開關邏輯的能耗對比

2 CDAC的線性度分析

DAC的線性度決定了SAR-ADC的線性度指標。在一定的工藝條件下,CDAC的線性度取決于其電容陣列結構。以下對幾種DAC電容陣列結構的線性度進行分析,進而給出本文所用的電容陣列結構。

2.1 純二進制CDAC的線性度分析

制造誤差使得電容很難滿足精確的二進制比例關系,電容失配與電容的面積之比有關[4]。若兩個相同面積的電容比例失配系數為ε,則面積比例為2i的電容的失配系數通常為iε。所以,對于一個N位的二進制電容陣列,考慮失配后的各電容值可表示為[4]

Ci=2i-1Cu[1+(i-1)ε],i=1,2,…,N

(3)

根據式(3)可知,若采用純二進制電容陣列,則位數越高,比例誤差就越大,由此引起的非線性誤差也將越大。

2.2 分段二進制編碼CDAC的線性度分析

分段二進制電容陣列可大大減小最大電容與最小電容的比值,因此可以顯著提升SAR-ADC的線性度[9]。其主要特點是將DAC的數字碼按高低分為包含m位和k位的兩組。相應地,電容陣列也分為m對和k對電容的兩段。兩段之間用一個跨接電容連接,各段內仍采用二進制編碼。以10位DAC為例,若將電容陣列分為各包含5對電容的陣列,即m=k=5,則其差動結構的半邊電容陣列如圖4所示。

理想二進制情況下,Cki=Cmi=2(i-1)Cu,(i=1,2,…,5)。為了使低段電容和跨接電容CA的總電容等效為Cu,CA電容值應為(16/15)Cu。此時,高、低兩段電容的最大電容與最小電容之比降低為16,可大大降低DAC的非線性誤差。

圖4 10位分段二進制編碼DAC的半邊電路結構

為了定量分析CDAC的非線性誤差,需要求出DAC輸出電壓與輸入數字碼的關系。分段二進制DAC轉換完一組數字碼后,x和y節點的電壓Vx和Vy可通過電荷守恒方程來求解

(4)

Vy=

(5)

考慮電容失配后,將實際電容值帶入式(5),即可求出每組輸入數字碼所對應的DAC轉換結果。由于存在電容失配,該結果必然存在非線性誤差。若給定的輸入數字碼所對應的十進制表示為K,則該碼的微分非線性誤差可表示為

(6)

式中:Δ為DAC的最小分辨率電壓值,即Δ=VR/2N。

在電容失配系數ε=0.001的情況下,由式(5)和式(6)得出的10位分段二進制DAC的DNL曲線如圖5所示。可見,輸入碼為512時DNL值最大,約為0.95b。這是因為輸入數字碼元從511切換到512過程中,所有開關都翻轉,最大電容與最小電容的失配必然導致大的DNL。

圖5 10位分段二進制碼CDAC的DNL曲線

2.3 分段溫度計編碼CDAC的線性度分析

由上述分析可知,分段二進制電容DAC減小了最大電容與最小電容的比值,從而可以降低電容失配的非線性。然而,段內的二進制電容陣列的電容失配仍然會導致較大的DNL。為了進一步降低電容失配,可用溫度計編碼電容陣列來替代二進制電容陣列。

在溫度計編碼電容陣列DAC中,用一個溫度計編碼模塊將輸入的N位二進制碼轉換為2N-1位的溫度計碼。相應地,電容陣列也拆分為2N-1個等值的單位電容。由于所有電容面積相等,所以比例失配大大降低。另一方面,溫度計編碼結構中,輸入數字碼增加1或減少1時僅引起一個最小單位電容的開關切換,因此可以獲得最小的DNL值。然而,如果N位DAC的電容陣列全部采用溫度計編碼結構,則需要2N-1個單位電容和相應的控制開關。這一方面使得控制邏輯非常復雜,另一方面過多的開關也會引起額外的開關功耗和芯片面積。解決這一問題的方案是在分段式結構中,分別對兩段電容進行溫度計編碼。以10位分段式DAC為例,將高5位和低5位的輸入數字碼分別進行溫度計編碼,并分別控制高段和低段的31個單位電容,如圖6所示。

在電容失配系數ε=0.001的情況下,參照2.2節的方法對溫度計碼的DNL進行數學建模,得到圖7所示的DNL曲線。對比圖5與圖7可知,分段溫度計編碼的DNL大大降低。

圖6 10位分段溫度計編碼CDAC的半邊電路結構

圖7 10位分段溫度計編碼CDAC的DNL曲線

2.4 分段混合編碼CDAC的線性度分析

對比圖4與圖6可知,分段二進制編碼與分段溫度計編碼CDAC的總電容值相等,但是在性能方面,前者編碼電路更簡單,芯片面積和開關動態功耗更小,但其最大電容與最小電容之比較大,因此線性度較差;后者因為所有電容相等,而且溫度計編碼的單調性使其具有極高的線性度,但是所需的電容和開關個數較多,由此引起的面積和動態功耗開銷更大。

為了兼顧兩者的優勢,可以將兩者結合形成分段混合編碼型CDAC結構,在略微犧牲線性度的條件下,獲得更小的動態功耗和芯片面積開銷。由于分段結構中,高位數字編碼的權重更大,因此將高段電容設計為溫度計編碼有助于提高線性度。為了對比分段混合編碼結構與上述兩種結構的非線性特性,本文在相同的電容失配條件下,對一個10位的分段混合編碼CDAC進行了數學建模,在高5位采用溫度計編碼,低5位采用二進制編碼。該DAC的DNL曲線如圖8所示。可見,分段混合編碼結構DAC的最大DNL也出現在512碼處,約為-0.3b,其絕對值略高于分段溫度計編碼結構的最大值,但仍小于常規要求的0.5b。

圖8 10位分段混合編碼CDAC的DNL曲線

3 分段混合編碼SAR-ADC設計

3.1 總體結構

在前述分析的基礎上,為了滿足植入式醫療裝置對ADC的超低功耗和中等精度要求,同時使ADC具有較小的芯片面積,本文采用共模恒定型結構設計了1個10位的SAR-ADC。綜合考慮ADC的線性度、功耗和面積指標,ADC中的CDAC采用分段混合編碼電容陣列結構。根據圖2所示,10位共模恒定型SAR-ADC中的CDAC僅需要9位控制碼。為了使整個ADC具有足夠高的線性度,高5位電容陣列采用溫度計編碼結構,而低4位電容陣列采用二進制結構。

3.2 SAR-ADC控制邏輯電路

本文SAR-ADC的控制邏輯電路包括一個4位計數器和譯碼控制邏輯電路。在輸入時鐘信號CK16K、控制邏輯使能信號EN和比較器輸出指示信號VALID的控制下,產生DAC開關陣列和比較器所需要的多個控制信號。輸出端的CKR、CKS和CKC分別為復位、采樣控制和鎖存比較器鎖存信號;CKi為與ADC第i位結果相對應的DAC開關陣列的控制信號;CKL為ADC輸出結果的鎖存控制信號,各輸出信號的時序如圖9所示。由圖9可見,SAR-ADC每16個時鐘周期完成1次A/D轉換,有效的采樣率為103s-1。ADC在前5個周期完成信號采樣,在最后一個周期,CKL的上升沿將10位結果鎖存到結果寄存器中。

圖9 本文SAR-ADC控制邏輯圖

DAC電容陣列中的每一個電容都需要一個開關控制電路,利用CKi、CKR、CKS以及比較器輸出結果VOUTP或VOUTN(VOUTP、VOUTN分別為比較器的正、負輸出信號),控制電容陣列中相應的開關電路,產生正確的電容下極板電壓,實現DAC轉換,如圖10所示。結合圖9可知,CKi的上升沿將比較器輸出的第i位數字碼鎖存到寄存器的輸出端,與其他位一起進行溫度計編碼后,通過2選1選擇器選擇相應的基準電壓(VRP或VRN)接至相應電容的下極板。在復位和采樣期間,電容的下極板都接共模電壓VCM。二進制陣列中電容的開關控制電路與圖10相似,但不需要溫度計編碼,因此結構更簡單。

圖10 溫度計編碼電容陣列中單個電容的開關控制電路

3.3 比較器電路設計

作為SAR-ADC中唯一的模擬電路,比較器的失調電壓將會直接影響到整個ADC的性能。為了減小比較器的失調電壓,本文采用了預放大鎖存的比較器結構,并采用開關電容結構利用比較器的開關時序實現失調存儲和抵消。其中,C1和C2為失調存儲電容,CLK1、CLK2和CLK3都是在比較器使能時鐘CKC基礎上產生的控制時鐘,其電路結構和相應的控制時序如圖11所示。CLK2為高時,預放大器和鎖存比較器的失調存儲在電容C1、C2中。CLK1為高電平期間,比較器完成失調抵消和輸入信號的比較。

圖11 失調預存儲抵消比較器結構和控制時序

4 仿真結果

本文的10位共模恒定型分段混合編碼SAR-ADC采用HHNEC 0.35 μm工藝設計。為了適應植入式裝置電池供電的特點,本ADC的電源電壓范圍設計為1.8～3 V。ADC的版圖面積為299 μm×356 μm,如圖12所示。

圖12 本文SAR-ADC的版圖

本文進行了版圖寄生參數提取和后仿真,得到DNL的絕對值最大為0.55 b,INL的絕對值最大為0.71 b,如圖13所示。在采樣時鐘頻率為1 Hz、輸入正弦信號約為50 Hz的條件下,ADC的信號噪聲失真比為58.4 dB,有效位數為9.4位,如圖14所示。ADC工作時的平均電流消耗約為60 nA,其中控制邏輯的電流為48 nA,比較器所消耗的平均電流為12 nA。

圖13 后仿真的DNL和INL結果圖

圖14 ADC的動態性能后仿真結果

本文SAR-ADC的后仿真詳細性能參數在表1中進行了總結,并與近年來的一些相關文獻進行了對比(相關文獻均為測試結果),可見本文ADC實現了較高的有效位數和較低的芯片面積。考慮工藝條件對功耗的影響,本文的功耗更低。

表1 4種SAR-ADC的性能對比

5 總 結

本文提出了一種應用于植入式醫療裝置的10位低功耗共模恒定型分段混合編碼結構的SAR-ADC。本文的ADC在共模恒定型控制邏輯的基礎上,對CDAC進行分段混合編碼,在保證ADC低功耗的同時,實現較高的線性度和有效位數。本文的ADC電路采用HHNEC 0.35 μm CMOS工藝設計,版圖面積為299 μm×356 μm。后仿真結果表明,ADC的電源電壓范圍為1.8～3 V,在采樣率為103s-1的條件下,ADC的有效位數為9.4,僅消耗60 nA的電流。

[1] 賈華宇, 陳貴燦, 程軍, 等. 流水線模數轉換器的一種數字校準技術 [J]. 西安交通大學學報, 2008, 42(8): 991-995. JIA Huayu, CHEN Guican, CHENG Jun, et al. A digital calibration technique of pipelined analog to digital converter [J]. Journal of Xi’an Jiaotong University, 2008, 42(8): 991-995.

[2] ZHANG Dai, BHIDE A, ALVANDPOUR A. A 53-nW 9. 1-ENOB 1-Ks/s SAR ADC in 0. 13-μm CMOS for medical implant devices [J]. IEEE Journal of Solid-State Circuits, 2012, 47(7): 1585-1593.

[3] 張鴻, 陳貴燦, 程軍, 等. 流水線模數轉換器中高速低功耗開環余量放大器的設計 [J]. 西安交通大學學報, 2008, 42(6): 751-755. ZHANG Hong, CHEN Guican, CHENG Jun, et al. Low power and high speed open-loop residue amplifier for pipelined analog-to-digital converters [J]. Journal of Xi’an Jiaotong University, 2008, 42(6): 751-755.

[4] MCCREARY J L, GRAY P R. All-MOS charge redistribution analog-to-digital conversion techniques I [J]. IEEE Journal of Solid-State Circuits, 1975, 10(6): 371-379.

[5] HUANG Guanying, CHANG Soonjyh, LIU Chuncheng, et al. 10-bit 30Ms/s SAR ADC using a switchback switching method [J]. IEEE Transactions on Very Large Scale Integration Systems, 2013, 21(3): 584-588.

[6] LIU Chuncheng, CHANG Soonjyh, HUANG Guanying, et al. A 10-bit 50-Ms/s SAR ADC with a monotonic capacitor switching procedure [J]. IEEE Journal of Solid-State Circuits, 2010, 45(4): 731-740.

[7] TANG H, SUN Zhuochao, CHEW K W R, et al. A 5.8 nW 9.1-ENOB 1-Ks/s local asynchronous successive approximation register ADC for implantable medical device [J]. IEEE Circuits and Systems Society, 2013, 22(10): 2220-2224.

[8] SUN Lei, DAI Qinyuan, LEE C C, et al. Analysis on capacitor mismatch and parasitic capacitors effect of improved segmented-capacitor array in SAR ADC [C]∥ Proceedings of the Third International Symposium on Intelligent Information Technology Application. Piscataway, NJ, USA: IEEE, 2009: 280-283.

[9] GINSBURG B P, CHANDRAKASAN A P. 500-Ms/s 5-bit ADC in 65-nm CMOS with spilt capacitor array DAC [J]. IEEE Journal of Solid-State Circuits, 2007, 42(4): 739-747.

[10]ZHU Yan, CHAN Chihang, CHIO U F, et al. Split-SAR ADCs: improved linearity with power and speed optimization [J]. IEEE Transactions on Very Large Scale Integration Systems, 2013, 22(2): 362- 383.

[11]LIN Chihung, BULT K. A 10-b 500-M sample/s CMOS CDAC in 0.6 mm2[J]. IEEE Journal of Solid-State Circuits, 1998, 33(12): 1948-1958.

[12]YANG Yongkui, LIU Xin, ZHOU Jun, et al. A 0.5V 16nW 8.08-ENOB SAR ADC for ultra-low power sensor applications [C]∥ Proceedings of 2013 IEEE MTT-S International Microwave Workshop Series on RF and Wireless Technologies for Biomedical and Healthcare Applications. Piscataway, NJ, USA: IEEE, 2013: 1-3.

[13]ZOU Xiaodan, XU Xiaoyuan, YAO Libin, et al. A 1-V 450-nW fully integrated programmable biomedical sensor interface chip [J]. IEEE Journal of Solid-State Circuits, 2009, 44(4): 1067-1077.

(編輯 劉楊)

A Successive Approximation Register Analog-to-Digital Converter for Implantable Biomedical Devices

ZHANG Hong,ZHANG Mudan,ZHANG Jie,ZHAO Yang,ZHANG Ruizhi

(School of Electronics and Information Engineering, Xi’an Jiaotong University, Xi’an 710049, China)

A hybrid encoded successive approximation register (SAR) analog-to-digital converter (ADC) with constant common-mode control logic is presented to meet the requirements of ultra low power consumption and high resolution for implantable biomedical devices. The hybrid encoded structure of the split capacitive digital to analog converter (CDAC) employed in the SAR-ADC combines the low-power feature of binary encoded CDAC and the high-linearity advantage of thermometer encoded CDAC. The constant common-mode control logic has the advantage of ultra low dynamic power dissipation. The schematic and layout of a 10 bit SAR ADC are designed using the HHNEC 0.35 μm CMOS technology. Simulation results after layout parasitic extraction show that the proposed SAR-ADC operates under a power supply range of 1.8-3 V, and achieves an effective bit of 9.4 under a sampling rate of 103s-1. The current consumption is only 60 nA, which is lower than those recently reported SAR ADCs with similar fabrication technologies. It can be concluded that the proposed converter is suitable for implantable devices such as cardiac pace makers.

biomedical devices; implantable; ultra low power; successive approximation register; analog-to-digital converter

2014-08-27。

張鴻(1978—),男,副教授;張瑞智(通信作者),男,教授。

國家自然科學基金資助項目(61474092);陜西省科技計劃資助項目(2014K05-14);中央高校基本科研業務費專項資金資助項目(xjj2013088)。

時間:2014-13-30

10.7652/xjtuxb201502008

TN432

A

0253-987X(2015)02-0043-06

網絡出版地址:http:∥www.cnki.net/kcms/detail/61.1069.T.20141230.0823.002.html