信號反射研究及解決方案

信號反射研究及解決方案

趙燦，林建輝

(西南交通大學機械工程學院，四川成都610031)

摘要：現(xiàn)代高速電路設計中信號完整性問題常常造成嚴重的電路故障，導致系統(tǒng)不能發(fā)揮正常功能。研究了信號反射形成的機理，分析了改善反射的解決措施，在某一系統(tǒng)設計初期采用了Altium Designer信號完整性分析工具進行了初步仿真，系統(tǒng)DM網(wǎng)絡處信號發(fā)生畸變，影響系統(tǒng)正常工作，根據(jù)分析采用了不同的端接方法改善信號傳輸，最終表明串阻端接能有效解決信號畸變問題，使系統(tǒng)恢復正常工作。

關鍵詞:信號完整性反射端接阻抗匹配

中圖分類號：TN41文獻標識碼：A

作者簡介：趙燦(1988- )，男，碩士研究生，研究方向：機電系統(tǒng)數(shù)字化設計與控制。

收稿日期：2015-03-10

Analysis and solution of signal reflection

ZHAO Can，LIN Jianhui

Abstract:Signal integrity in modern high speed circuit design often cause serious circuit fault. The paper studies the mechanism of signal reflection and introduces some solutions to reduce the reflection. A system was simulated with the analysis tool of Altium Designer at the beginning of the design. Signal in DM network was distorted and it made the system work improperly. Different methods of termination were used to improve signal transmission. The result indicates that the series termination is effective to reduce the signal distortion.

Keywords:signal integrity; reflection; termination; impedance matching

0引言

現(xiàn)代微電子技術和計算機的飛速發(fā)展，各種高速、高密度、小型化的集成電路不斷出現(xiàn)。隨著信號頻率迅速提高，信號跳變時間不斷縮短，PCB中互連導線特性對信號波形的影響越來越大。這時，導線必須以具有分布式參數(shù)的參數(shù)線進行考慮，電路設計中要面對如延遲、反射、串擾等方面的信號完整性問題。本文基于PCB設計的需要對傳輸線中信號反射問題進行了分析，并提出了相關解決措施以改善系統(tǒng)中信號傳輸?shù)馁|量。

1反射機理概述

PCB設計過程中信號流經過孔、接插件、線寬突變時經常會遇到振鈴等現(xiàn)象，總結發(fā)現(xiàn)，這些結構都引起了線路阻抗的變化。信號反射和互連線的阻抗密切相關，實際上反射的最直接原因就是互連線阻抗發(fā)生了突然變化。信號以電磁波形式在導線中傳輸，不計傳輸線損耗，考慮單位長度傳輸線的電感和電容，建立圖1所示的傳輸線模型[1]。

圖1　單位長度傳輸線模型

傳輸線上的電壓和電流是時間t和位置x的函數(shù)，沿外部環(huán)路寫出基爾霍夫電壓定律為：

(1)

兩邊同時除以Δx并令Δx趨近于0取極限可得第一個傳輸線方程

(2)

同理可得到第二個傳輸線方程

(3)

這兩個方程同時含有V和I,對這兩個方程去耦可得到兩個非耦合方程

(4)

(5)

非耦合二階方程的解為

(6)

(7)

(8)

定義α為反射系數(shù)，式(8)表明在特性阻抗突變處會發(fā)生信號反射，且反射信號與入射信號的關系與突變前后的阻抗有關。式(8)在信號完整性分析中經常使用，只要確定了阻抗的變化情況，就可以知道信號有多大的反射，與入射信號疊加就可確定傳輸線上的電壓波形。

2軟件仿真分析

在實際設計中大多數(shù)電路是由復雜阻抗器件構成，要計算反射點前后的阻抗比較困難，通過軟件仿真來完成阻抗及反射系數(shù)計算可大大減輕工作量。本文采用Altim Designer軟件進行信號完整性仿真分析。

Altium Designer包含一個高級信號完整性仿真器,能分析PCB設計并檢查設計參數(shù)，測試過沖、前沖、線路阻抗和線路斜率等問題。它使用經典的傳輸線理論和IBIS模型作為仿真輸入，利用優(yōu)化的算法產生仿真結果[4-5]。

IBIS模型是一種基于V-I曲線的對I/O緩沖器進行快速建模的方法，是一種反映元件驅動和接受特性的國際標準。它提供了一種標準的文件格式來記錄驅動源輸出阻抗、上升/下降時間及輸入負載等參數(shù)，適合于做仿真和反射等效應的計算及仿真。

在某無線傳感器設計過程中，對其DM網(wǎng)絡進行仿真分析，激勵信號為40ns方波信號，接收端信號如圖2。

圖2　測試信號50ns方波

從圖中可以看出，P1-2引腳處信號產生振鈴現(xiàn)象，在信號上升過程中反射信號對原始信號的影響已比較大，對數(shù)據(jù)的傳輸波形產生一定影響，可能使器件產生誤操作，當信號頻率進一步提高時，這種影響也會越來越明顯。

一般情況下，信號發(fā)送端輸出阻抗較低，而接收端輸入阻抗一般都遠高于傳輸線特性阻抗。設計中可通過端接的方式實現(xiàn)信號發(fā)送端和接收端的阻抗匹配。常用的端接方式有串阻端接、電源端并聯(lián)端接、接地端并聯(lián)端接、戴維南端接、AC端接等[6-7]。Altium Designer中提供了8種信號終端補償方式，在電路設計時可根據(jù)具體問題仿真分析采用合適的端接方式，對無線傳感器的DM網(wǎng)絡采用不同的端接方式，接收端信號波形如圖。

不同的端接方式效果不同。串連端接可以消除過沖現(xiàn)象，同時對高低電平影響較小。圖3中串接50Ω電阻消除了振鈴現(xiàn)象，同時未影響工作電平；VCC并聯(lián)端接可以提高驅動能力，同時會拉高低電平電壓，并增加電源消耗，圖4中并聯(lián)到VCC端接也消除了信號的波動，但拉高了低電壓電平；接地端接不會增加電源負擔，但是會拉低高電平電壓，圖5中接地端接消除波動，但高電平下降到4 V；電容并聯(lián)端接也可以有效消除信號波動，但會導致上升沿或下降沿變得平坦，導致上升時間和下降時間增加。

圖3　串聯(lián)端接

圖4　并聯(lián)到VCC端接

圖5　并聯(lián)到地端接

在傳感器的DM網(wǎng)絡處最終采用的是電阻串聯(lián)端接方式，軟件仿真中能有效消除信號波動，同時對高低電平無影響，在樣品設計完成后DM網(wǎng)絡處數(shù)據(jù)傳輸正常，未出現(xiàn)數(shù)據(jù)傳輸錯誤現(xiàn)象。

端接是電路設計過程中解決反射問題行之有效的方法，理論上來說，如果在傳輸線的任何一端消除這種阻抗突變，反射也隨之消失[8]。因此，在電路設計時，可以先通過軟件仿真尋求改善反射現(xiàn)象的端接策略。

3總結

信號反射是電路設計時常常會面對的問題，本文介紹了反射現(xiàn)象的實質，反射的根本原因是阻抗發(fā)生突變，突變使前向行波發(fā)生反射產生了后向行波，后向行波疊加到前向行波上導致了信號畸變；展示了軟件仿真分析在研究信號反射問題中的優(yōu)越性，在某無線傳感器設計中使用軟件先進行了仿真，改善了DM網(wǎng)絡信號傳輸?shù)馁|量。最終傳感器樣品生產成功后能正常工作，DM網(wǎng)路處數(shù)據(jù)傳輸正常。

參考文獻

[1]Clayton R. Paul. Introduction to electromagnetic compatibility [M].北京:人民郵電出版社,2007：122-148

[2]于爭.信號完整性解密 [M].北京:機械工業(yè)出版社,2013

[3]Douglas Brooks.Signal integrity issues and printed circuit board design [M].北京:電子工業(yè)出版社,2012

[4]趙建領.Protel電路設計及與制版 [M].北京:電子工業(yè)出版社,2007

[5]董小軍.高速數(shù)字電路信號完整性問題分析與解決方案 [J].中國測試技術,2010,36(2):18-21

[6]李朝輝.高速電路中的阻抗匹配與端接技術 [J].微處理機,2007,3:99-104

[7]張浩.基于信號完整性分析的DSP視頻處理系統(tǒng)的設計 [J].儀器儀表學報,2009,30(6):284-287

[8]謝奇峰.飛機/懸掛物電氣接口中的數(shù)字信號反射分析 [J].電光與控制,2010,17(6):58-60

林建輝(1964-)，男，教授。