低噪聲DC-DC變換器設計?

楊東杰，邰 鋒，王 驥，曹燦華，甄少偉，羅 萍，張 波

（電子科技大學電子薄膜與集成器件國家實驗室，成都610054）

·大規模集成電路設計、制造與應用·

低噪聲DC-DC變換器設計?

楊東杰，邰 鋒，王 驥，曹燦華，甄少偉，羅 萍，張 波

（電子科技大學電子薄膜與集成器件國家實驗室，成都610054）

提出了一種基于Sigma-Delta調制原理的低噪聲DC-DC變換器。首先對比了傳統PWM調制器型DC-DC變換器及傳統Sigma-Delta調制器型DC-DC變換器；從它們各自的優缺點出發，基于改進的一階Sigma-Delta調制器，構建了新型的DC-DC變換器架構。傳統的PWM調制器被去除，由鐘控量化器實現了調制功能。環路補償被簡化，將片外電容及電感組成積分功能模塊，直接用于環路的構成。整體電路基于40nm Mixed-Signal CMOS工藝進行設計，仿真結果表明，該結構相比傳統固定頻率PWM調制DC-DC變換器，輸出電壓頻譜中的諧波尖峰能夠得到有效抑制。在2MHz開關頻率處，頻譜尖峰減小了40dB，同時具有良好的瞬態響應特性，快速響應時間及較小的上下過沖。

DC-DC變換器；PWM調制；Sigma-Delta調制；低噪聲；頻譜抑制；架構簡化

1 引 言

電源和襯底噪聲對敏感射頻SoC影響巨大，往往會嚴重制約射頻電路的性能。傳統的射頻電路供電一般采用低噪聲、高電源抑制比的低壓差線性穩壓器（LDO，Low Dropout Regulator）供電，其具有輸出電壓穩定，紋波小，穩態誤差小等特點。但是LDO的效率較低，不利于便攜設備的長時間待機要求。開關變換器具有較高的變換效率，但其固定頻率的PWM（PulseWidth Modulation，脈寬調制）調制方式會不可避免地引入諧波噪聲，對射頻電路十分不利［1］。Sigma-Delta調制DC-DC變換器采用Sigma-Delta調制器替換PWM調制器，產生不固定頻率的調制信號輸出，使得以開關頻率為基波的諧波噪聲得到抑制，輸出電壓頻譜更加平緩，適用于射頻電路的供電，但其調制器結構復雜，整體功耗增大［2-3］。

基于Sigma-Delta調制器的基本原理，提出了一種新型的DC-DC調制器結構，相比較采用傳統PWM調制器的DC-DC變換器，具有輸出頻譜平滑、結構簡單、面積省、功耗小等優點。

2 DC-DC變換器調制器

2.1 PWM調制Buck變換器

脈寬調制模式是指DC-DC變換器保持工作頻率恒定，即工作周期不變，通過改變功率開關的開啟（或關閉）時間來改變占空比，從而實現輸出電壓的穩定，是目前使用最廣泛的一種調制模式。

如圖1（a）所示為常規電壓控制PWM模式DC-DC變換器。首先對輸出電壓（或經過衰減的輸出電壓）和參考電壓進行求差，并將差值傳遞給環路補償器；補償器輸出的補償信號再經過比較器與一個固定頻率的鋸齒波信號相比較，進而產生方波信號；此方波信號的占空比會隨著補償器信號而變化，從而實現脈寬調制。

PWM模式DC-DC變換器具有輸出電壓紋波小、變換效率高等優點。但是，PWM模式的工作頻率固定，具有周期性的電感電流紋波和輸出電壓紋波，其輸出頻譜具有較高幅度以開關頻率為基頻的諧波分量，很容易對敏感的模擬或射頻電路形成干擾。不僅如此，這些諧波甚至還可能會通過混頻的方式，將高頻干擾信號調制到低頻信號上，嚴重影響電路性能［4］。而且，在高集成度的射頻SoC中，由于各子模塊共享低阻襯底，高諧波分量將極大影響接收機靈敏度，甚至造成系統失效［5-6］。

2.2 傳統Sigma-Delta調制Buck變換器

Sigma-Delta調制技術憑借其特有的噪聲整形功能，己被廣泛應用于數據變換器（ADC／DAC）以及頻率綜合器（PLL）的設計中。

傳統Sigma-Delta控制Buck DC-DC的系統結構如圖1（b）所示［7］，其與PWM控制Buck DCDC系統的差別在于用單比特Sigma-Delta調制器代替了PWM調制器。Sigma-Delta調制器的工作原理與PWM調制器完全不同，但是它們的目標是一致的，即產生具有相同平均值的占空比信號。只不過PWM調制器產生的占空比信號具有固定周期，而Sigma-Delta調制器產生的占空比信號具有隨機周期。

圖1 系統結構圖

一階Sigma-Delta調制器由減法器、積分器和量化器組成，如圖1（b）中的Sigma-Delta調制器結構所示。它實現了將連續模擬信號量化為離散數字信號的功能，其核心思想是噪聲整形，利用了負反饋結構，抑制了量化過程中產生的帶內量化噪聲，提高信噪比。從時域上看，Sigma-Delta調制器將輸入連續信號調制成一系列高低電平。在一個時鐘周期內，調制器要么輸出高電平，要么輸出低電平。當輸入信號較低時，輸出會是較多的低電平，當輸入信號較高時，輸出會是較多的高電平。這樣輸出信號就沒有固定的時鐘周期，從而不會產生與時鐘有關的諧波成分。相比傳統的PWM調制DC-DC變換器固定調制周期的方法［8］，Sigma-Delta調制DCDC的輸出含有的時鐘諧波噪聲要少很多，所以其輸出頻譜更加干凈［9］。但圖1（b）所示Σ-Δ調制Buck變換器，其Σ-Δ調制實現方式為簡單替換PWM調制器，系統較為復雜，且大幅度增加了靜態功耗和片上面積，不利于在低功耗應用中使用［10］。

3 新型Σ-Δ調制DC-DC變換器結構

整體電路結構框圖如圖2所示，其基本結構是一個Buck型DC-DC電路。對比一階Sigma-Delta調制器的基本結構。電感L和電容C共同組成了積分器結構，與比例放大器模塊共同構成了一階Sigma-Delta調制的基本結構。這樣將Sigma-Delta調制器的結構嵌入了整體DC-DC環路，而不是采用Σ-Δ調制器簡單替換PWM調制器。由于電感L和電容C構成的積分電路具有二階低通特性，其具有二階共軛極點，在頻譜上會帶來180度的相位移動，這樣會使整個環路不穩定，所以需要加入相位超前補償模塊，進行頻率補償，使得積分電路具有一階低通特性。同時積分器與量化器的位置相對于一階Sigma-Delta調制器的結構中二者的位置進行了互換，這樣使得原本輸出為離散信號的Sigma-Delta調制器結構輸出變為了連續的模擬信號。這也是整個環路與一階Sigma-Delta調制器結構的不同之處。

圖2 本設計DC-DC變換器整體電路結構框圖

所設計的DC-DC結構既具有了Sigma-Delta調制抑制輸出頻譜噪聲的特點，又大大簡化了傳統Sigma-Delta調制DC-DC變換器的結構，減小了功耗和面積。

如圖3所示，為本設計中相位超前補償模塊的電路結構圖。運放采用兩級結構，提供更高增益的同時，能有效降低非線性引起的帶內噪聲。根據環路需求，將相位超前補償的低頻零點放在與功率LC諧振點相同的位置。

圖3 本設計中相位超前補償電路圖

如圖4所示，本設計中1bit量化器采用離散比較器結構實現。當CLK為低時，MN1和MN2對輸入信號的差值進行檢測，以產生不同的阻抗；當CLK翻為高后，MN1和MN2的不同阻抗與正反饋回路MN3，MN4，MP2及MP3共同作用，經過一級鎖存后產生所需的輸出方波信號。

圖4 本設計中量化器電路圖

4 結果與討論

新型低噪聲DC-DC電路在40nm CMOS工藝下進行搭建。在典型供電電壓（VDD＝3.3V）和負載（ILoad＝0.3A）的情況下進行仿真。在本設計中，量化器采用了10MHz的采樣時鐘，5倍于變換器開關頻率（2MHz）。

DC-DC變換器穩態工作的仿真結果如圖5所示。輸出電壓紋波在18mV以內。功率管開關信號沒有明顯規律性，即開關頻率不固定。

圖6為負載階躍仿真結果。負載電流在100mA和600mA之間變化。本設計DC-DC輸出電壓的瞬態下、上過沖分別為43mv和28mV。

圖5 瞬態仿真輸出結果

圖6 負載階躍仿真結果

圖7給出了本設計結構的輸出頻譜特性圖。這里去除了直流DC部分，進行FFT運算，查看輸出電壓的頻譜特性（黑色實曲線圖）。與之對比是傳統PWM調制DC-DC變換器的頻譜特性（灰色虛曲線圖）。可以看出，本發明結構的輸出頻譜沒有較高的尖峰噪聲，而傳統PWM調制DC-DC變換器的輸出存在較高的尖峰噪聲。相比PWM模式DCDC，輸出頻譜在2MHz處對諧波的抑制達到了-40dB。由此看出，本發明DC-DC結構的輸出頻譜相對于傳統的PWM調制DC-DC更加平滑，消除了高能量的尖峰噪聲。

圖7 輸出電壓頻譜特性結果

5 結束語

新型的DC-DC變換器結構在實現傳統DCDC變換器直流電壓變換功能的同時，改善了PWM調制DC-DC輸出電壓頻譜噪聲大的缺點，平滑了輸出頻譜特性，抑制了輸出頻譜尖峰噪聲。將Sigma-Delta調制DC-DC變換器的基本原理嵌入整個DC-DC環路之中，具備了Sigma-Delta調制DC-DC輸出噪聲小的特點，同時大大簡化了電路結構，減小了面積及功耗。

［1］ R Erickson，D Maksimovic.Fundamentals of Power Electronics 2nd Edition［M］.New York：Springer，2001.

［2］ Rao A，McIntyre W，Moon U，et al.A noise-shaped switched-capacitor DC-DC voltage regulator［C］.／／IEEE Proceedings of the 28th European Solid-State Circuits Conference，2002：375-378.

［3］ Dunlap SK，Fiez T S.A noise-shaped switching power supply using a delta-sigma modulator［J］.IEEE Transactions on Circuits and Systems I：Regular Papers，2004，51（6）：1051-1061.

［4］ Wong M，Bakkaloglu B，Kiaei S.A low noise buck converter with a fully integrated continuous timeΣ-Δ modulated feedback controller［C］.／／IEEE Custom Integrated Circuits Conference（CICC），2007：377-380.

［5］ Zhen S，Zhang B，Luo P，et al.On-chip compensated error amplifier for voltage-mode buck converters［C］.／／International Conference on Communications，Circuits and Systems（ICCCAS）.IEEE，2010：565-568.

［6］ Zhen S，Zhang B，Luo P，et al.A high efficiency synchronous buck converter with adaptive dead time control for dynamic voltage scaling applications［C］.／／2011 IEEE／IFIP 19th International Conference on VLSIand Systemon-Chip（VLSI-SoC）.IEEE，2011：43-48.

［7］ Huang C Y，Chang Y T，Tsai C H.Design and implementation of a switching DC-DC converter IC using sigmadeltamodulator［C］.／／2012 International Conference on Anti-Counterfeiting，Security and Identification（ASID），IEEE，2012：1-5.

［8］ Yan W，Li W，Liu R.A noise-shaped buck DC-DC converter with improved light-load efficiency and fast transient response［J］.IEEE Transactions on Power Electronics，2011，26（12）：3908-3924.

［9］ 嚴偉.低功耗Sigma-Delta直流轉換器的研究與設計［D］.上海：復旦大學，2010. Yan Wei.Research and design of a low-power-consumption Sigma-Delta DC-DC converter［D］.Shanghai：Fudan University，2010.

［10］ Hwang B H，Yo J A，Chen J J，et al.A low-voltage low-noise DC-DC fly-back converterwith delta-sigmamodulation［C］.／／2012 IEEE International Symposium on Circuits and Systems（ISCAS），2012：2251-2254.

Design of Low-Noise DC-DC Converter

Yang Dongjie，Tai Feng，Wang Yi，Cao Canhua，Zhen Shaowei，Luo Ping，Zhang Bo
（State Key Laboratory of Electronic Thin Films and Integrated Devices，University of Electronic Science and Technology of China，Chengdu 610054，China）

A low-noise DC-DC converter based on Sigma-Delta modulation is proposed.The conventional PWM modulated DC-DC is compared with the conventional Sigma-Deltamodulated DCDC firstly.Improved first-order Sigma-Deltamodulation structure is adopted to build the new DC-DC converter.The conventional PWM modulator is replaced by the clock-controlled quantizer.The loop compensation is simplified.The integrated block which consists of off-chip capacitor and inductor is adopted to form the whole loop.The whole circuit is designed and simulated in a 40nm mixed-signal standard CMOS process and the results show that the frequency harmonic spurs of the output voltage are effectively suppressed comparing to the conventional PWM modulation DC-DC converter.The spurious noise is reduced by 40dB at the switching frequency of 2MHz.Meanwhile，a good transient response characteristic with fast response time and small overshoot is simulated.

DC-DC converter；PWM modulator；Sigma-Delta modulator；Low-noise；Frequency spectrum suppress；Structure simplified

10.3969／j.issn.1002-2279.2016.06.001

TN4

A

1002-2279（2016）06-0001-04

?申請專利：《一種DC-DC轉換器》，中國發明專利，申請號：201510522230.9《一種具有抑制輸出頻譜諧波噪聲特性的DC-DC轉換器》，中國發明專利，申請號：201510522511.4

國家自然科學基金青年科學基金（61404025）；中央高校基本科研業務費項目（ZYGX2014J024）

楊東杰（1991-），男，四川省樂至縣人，碩士研究生，主研方向：功率模擬集成電路設計。

2016-01-14