雙邏輯低功耗運算電路設計分析

陳艷

摘要：主要研究雙邏輯低功耗運算電路設計，采用了函數(shù)邏輯立方體表示技術，進行了雙模式的邏輯偵測與劃分，并進行了RM邏輯面積優(yōu)化。雙邏輯低功耗運算電路設計是當前集成電路設計研究工作的重點內(nèi)容，對降低運算電路功耗效果顯著。

關鍵詞：雙邏輯；低功耗；運算電路

集成電路技術不斷發(fā)展，工藝水平不斷提升，集成電路設計工作面臨著功耗、面積、速度、驗證等方面的挑戰(zhàn)，功耗與面積問題最為突出。雙邏輯低功耗運算電路是近些年出現(xiàn)的一種集成電路設計方法，是一種性能高，功耗小的邏輯綜合技術。

1 邏輯函數(shù)的立方體表示方法

集成電路設計中，邏輯級通常都認為是聯(lián)接RTL級和物理級的關鍵環(huán)節(jié)，有著最為成熟的EDA工作，而在邏輯函數(shù)綜合優(yōu)化過程中，邏輯函數(shù)優(yōu)化是非常關鍵的問題，采用優(yōu)化的函數(shù)表達式能夠得到優(yōu)化更加充分的邏輯電路。現(xiàn)階段，幾乎全部EDAT具均采用AND/OR/NOT運算基傳統(tǒng)布爾邏輯，也就是意味著現(xiàn)有EDAI具將無法實現(xiàn)基于RM邏輯實現(xiàn)的函數(shù)優(yōu)化，而適用于TB邏輯實現(xiàn)的邏輯函數(shù)采用RM邏輯也不能實現(xiàn)函數(shù)最優(yōu)化。現(xiàn)階段關于雙邏輯綜合優(yōu)化的研究還剛剛起步，發(fā)展基于雙邏輯優(yōu)化的邏輯電路綜合與功耗優(yōu)化技術是當前集成電路設計方面的研究重點。

人們經(jīng)常采用立方體表示集成電路設計中的邏輯函數(shù)。對于單輸出函數(shù)立方體，相交運算是在公共頂點形成的立方體，沒有公共頂點表示相互之間不相交。相交運算中輸入變量結(jié)果存在“q”表示立方體之間不相交，如果輸出部分有相交結(jié)果，但是輸出部分無相交結(jié)果，說明出現(xiàn)了輸入相同，輸出不同的情況，表示兩個立方體之間不一致，采用立方體表示函數(shù)，立方體之間必須存在一致性。

RM邏輯是一種AND＼XOR運算組成的代數(shù)系統(tǒng)，RM邏輯函數(shù)大致可分為固定極性、混合極性兩種，RM函數(shù)綜合優(yōu)化大多都從極性轉(zhuǎn)化開始。固定急性下，邏輯函數(shù)變量需要采用原變量或者反變量的方式出現(xiàn)，也可以不出現(xiàn)，每個變量都有兩種出現(xiàn)形式，其固有極性表達式如下：

該邏輯函數(shù)中的變量與極性之間存在著明顯的對應關系，Ji表示變量是否需要在乘積項中出現(xiàn)。對于不同極性，邏輯函數(shù)表達形式之間存在著極大的不同，采用極性轉(zhuǎn)換算法進行極性搜索能夠獲得最簡表達形式下的極性，也即最佳極性。

對于混合極性RM函數(shù)中，變量原變量與反變量形式可在同一個函數(shù)表達形式中出現(xiàn)，這是與固定極性RM函數(shù)最大的區(qū)別。

混合極性因此有3”個極性，其由于全部固定極性下的表達式在混合極性情況下都能夠準確獲得，所以混合極性下的極性搜索更加簡單，但是優(yōu)化過程卻比較復雜，然而在混合極性函數(shù)下，需要兩個乘積項即可，相比固定極性更加簡便。

進行RM函數(shù)優(yōu)化時，要盡可能減少函數(shù)式中包含的乘積項目數(shù)量，如果乘積項目數(shù)量相同，函數(shù)式中個數(shù)盡量減少。RM邏輯下的乘積項為異或運算關系，乘積項目個數(shù)越多，表示消耗異或和與門越多，文字數(shù)增加會導致電路內(nèi)部節(jié)點增加，導致電路面積增加。

邏輯函數(shù)也可以采用PLA格式表示，集成電路的綜合自動化領域相當多技術都基于PLA格式。PLA文件的“.”開頭用于描述電路基本信息，前兩行表示電路輸出輸入個數(shù)，第三行第四行負責說明電路輸入與輸出信號對應端口。第五行表示電路乘積項個數(shù)，中間部分表示電路輸入信號與輸出信號之間的對應關系，左邊是輸入，右邊是輸出。

2 邏輯探測與劃分

2.1 邏輯劃分算法

邏輯函數(shù)能夠應用傳統(tǒng)布爾邏輯實現(xiàn)，同樣可以應用RM邏輯實現(xiàn)，但是當前大多數(shù)研究都采用單一邏輯結(jié)構(gòu)，但是相關研究顯示采用雙邏輯優(yōu)化能夠獲得最優(yōu)性能，邏輯函數(shù)要實現(xiàn)雙邏輯，需要劃分邏輯為兩部分，分別用于實現(xiàn)傳統(tǒng)布爾邏輯實現(xiàn)和RM邏輯實現(xiàn)。

在現(xiàn)有邏輯探測劃分方法方面的研究還比較少，比較有代表性的是Ye的基于最簡項的雙邏輯實現(xiàn)探測算法，。這種算法不需要轉(zhuǎn)換邏輯函數(shù)為最小項，有效解決了其他方法在大規(guī)模電路上應用比較困難的問題，但是Ye的算法前提條件要求比較苛刻，即需要將函數(shù)轉(zhuǎn)變?yōu)樽詈喰问剑@對于邏輯電路來說本來就十分困難，并且還存在著漏判的情況。

除了Ye的算法，F(xiàn)ei Sun提出額定基于二分圖的邏輯探測算法，這種算法面臨著函數(shù)變量展開順序不同對探測結(jié)果的影響，在大規(guī)模電路中的應用同樣存在著一定的局限性。

2.2 生成不相交項

探測過程中其實已經(jīng)找出了RM邏輯的實現(xiàn)部分，所以探測工作和劃分工作其實可是實現(xiàn)適當整合。不相交銳積運算和銳積運算相似，但是不相交銳積運算要求結(jié)果立方體之間不能相交，每一個頂點都能夠被一個立方體包含一次。銳積運算邏輯函數(shù)提出的算法在不改變原有函數(shù)邏輯意義的前提下，轉(zhuǎn)換函數(shù)中的乘積項為兩兩不相交形式，結(jié)果函數(shù)有6個乘積項和12個最小項，個數(shù)減少了1/2，最小項表示法作為不相交項表示法的—種形式，其自身也同樣兩兩不相交，存在著異或、或運算等效性，在運算空間、速度等方面都有著一定優(yōu)勢。

3 RM邏輯面積優(yōu)化

RM邏輯函數(shù)有多種不同表現(xiàn)形式，主要有固定極性、混合極性兩類，分別有2”和3”個混合極性與固定極性，并且全部固定極性表達式都包含在混合極性表達式中，所以，優(yōu)化固定極性函數(shù)的空間大于混合極性函數(shù)。極性變化優(yōu)化是RM邏輯函數(shù)優(yōu)化是最常見的方法，基于不相交項列表極性轉(zhuǎn)換方法無需將原始邏輯優(yōu)化為最簡式，減少了極性轉(zhuǎn)換過程的乘法運算數(shù)量，通過極性搜索獲得函數(shù)最佳極性，從而實現(xiàn)邏輯函數(shù)優(yōu)化。

基于最小項的MPRM列表極性轉(zhuǎn)換法不僅能夠用于傳統(tǒng)Boolean邏輯函數(shù)，同樣可以表示MPRM邏輯，單輸出邏輯函數(shù)采用（in-lin-2…i0）作為乘積項下標二進制表示，多輸出邏輯函數(shù)單個輸出函數(shù)對應的輸入輸出值并相同，需要分別表示各個輸出函數(shù)。

不同極性下的MPRM邏輯函數(shù)表達形式不同，極性變換優(yōu)化邏輯函數(shù)是一種有效的優(yōu)化方法，而基于最小項混合極性列表法則首先自動轉(zhuǎn)變函數(shù)邏輯表達式為最小項形式，之后進行極性轉(zhuǎn)換，但是對于輸入變量個數(shù)較大的電路，算法時間復雜度很大，采用基于不相交項的混合極性列表換算算法比較合理。

4 結(jié)語

邏輯層是連接RTL和物理級的關鍵層面，進行邏輯綜合優(yōu)化是集成電路設計工作中非常關鍵的環(huán)節(jié)，考慮到數(shù)字集成電路結(jié)構(gòu)多樣性，文章采用了基于雙邏輯的功耗與面積優(yōu)化技術進行功耗優(yōu)化，效果很好。