低功耗高精度全CMOS基準(zhǔn)源的設(shè)計(jì)

福州大學(xué)物理與信息工程學(xué)院 王萬金 陳群超

低功耗高精度全CMOS基準(zhǔn)源的設(shè)計(jì)

福州大學(xué)物理與信息工程學(xué)院 王萬金 陳群超

基于華大九天EDA工具以及CSMC_0.18um工藝設(shè)計(jì)了一種適用于低功耗SoC系統(tǒng)的高精度電壓基準(zhǔn)模塊。電路后仿真結(jié)果表明，此電路在1.8V電源電壓下，-40～125℃的溫度系數(shù)為14.47ppm/℃，基準(zhǔn)電壓源輸出電壓約為564mV，27℃時(shí)靜態(tài)電流約為402nA，電路總靜態(tài)功耗約為724nW（包含啟動(dòng)電路），1kHz時(shí)的電源抑制比為-39.55dB，電源上電后，電路能夠快速啟動(dòng)，電路版圖面積（不包含外圍PAD）僅為0.0045mm2。

基準(zhǔn)源；低功耗；高精度

0 前言

在集成電路設(shè)計(jì)中，基準(zhǔn)電壓源隨處可見，幾乎所有的模擬和數(shù)字系統(tǒng)都需要用它來產(chǎn)生與溫度變化、電源電壓變化和工藝變化無關(guān)的直流電壓。電壓基準(zhǔn)模塊是絕大多數(shù)SoC系統(tǒng)中必不可少的基礎(chǔ)模塊，用以提供不隨PVT變化的電壓或者電流。隨著SoC片上系統(tǒng)的發(fā)展，超大規(guī)模集成電路對于帶隙基準(zhǔn)源的精度和功耗逐漸有著更高的要求。在當(dāng)代SoC系統(tǒng)，尤其是可穿戴設(shè)備的設(shè)計(jì)過程中，功耗已經(jīng)成為與面積和性能同等重要的設(shè)計(jì)指標(biāo)，降低可重用IP的功耗會(huì)使整個(gè)SoC的功耗設(shè)計(jì)與分析更加簡便和快捷。因此他的性能嚴(yán)重影響著SoC系統(tǒng)的整體性能。

1 基準(zhǔn)電路的工作原理

我們所提出的電壓基準(zhǔn)源完整電路如圖1所示。基準(zhǔn)模塊電路主要由啟動(dòng)電路，電壓基準(zhǔn)電路組成。其中，啟動(dòng)電路由MS0～MS3、MSC組成，當(dāng)電路正常啟動(dòng)工作后會(huì)自動(dòng)從基準(zhǔn)電路斷開，以減小電路的功耗。電壓基準(zhǔn)電路中，PM1、PM2、NM1、NM2、NM4組成自偏置電流源結(jié)構(gòu)，PM1和PM2以及NM1和NM2分別組成電流鏡結(jié)構(gòu)，并且相互提供偏置電流，通過電流鏡的相互耦合（正反饋），最終形成一股穩(wěn)定的基準(zhǔn)電流。PM3和NM3組成有源負(fù)載電路。PM4和NM0用于對電壓基準(zhǔn)電路進(jìn)行高溫階段的溫度補(bǔ)償，最終生成一個(gè)具有零溫度系數(shù)，并且輸出基準(zhǔn)電壓不依賴于電源電壓的基準(zhǔn)電壓。

圖1 高精度帶隙基準(zhǔn)模塊電路圖

1.1 CMOS晶體管特性分析

根據(jù)CMOS晶體管的I-V特性，當(dāng)MOS管工作于亞閾值區(qū)時(shí)，漏電流公式：

式中，K為MOS管的寬長比(W/L)，μ為載流子遷移率，T0為參考溫度，μ0為在T0下載流子遷移率，T為絕對溫度，m為一個(gè)與工藝有關(guān)的經(jīng)驗(yàn)系數(shù)（其值在1～2之間）；COX為柵氧化層電容；VTH為MOS管的閾值電壓；η為亞閾值斜率；VT(=kBT/q)為熱電壓，kB為波爾茲曼常數(shù)，q為單位電荷。實(shí)際絕大多數(shù)情況下，MOS管漏源電壓VDS遠(yuǎn)大于VT，即VDS>=4VT，因此，式(1)可以化簡為：

同時(shí)，根據(jù)式（3）可推導(dǎo)出此時(shí)的柵源電壓表達(dá)式為：

當(dāng)MOS管工作于飽和區(qū)時(shí)，漏電流可表示為：

根據(jù)式（5）可得到此柵源電壓表達(dá)式為：

當(dāng)MOS管工作于線性區(qū)時(shí)，漏電流可表示為：

1.2 電壓基準(zhǔn)電路分析

在電流源部分，采用具有自偏置結(jié)構(gòu)的電流源，此時(shí)所有PMOS晶體管工作于飽和區(qū)，NMOS晶體管NM1和NM2工作于亞閾值區(qū)，晶體管NM3工作于飽和區(qū)，晶體管NM4工作于深線性區(qū)，用做電阻，以減小版圖面積。

假設(shè)NMOS晶體管NM1、NM2、NM3、NM4各自的載流子遷移率、柵氧化層電容、閾值電壓相等，且先不考慮體效應(yīng)和溝道長度調(diào)制效應(yīng)。則根據(jù)基爾霍夫電壓定律：

所以，基準(zhǔn)電壓Vref表達(dá)式為：

根據(jù)電流鏡結(jié)構(gòu)可得晶體管PM1與PM2、PM1與PM3的漏電流之比為：

聯(lián)立式（4）、（6）、（10）、（11），經(jīng)化簡后可得表達(dá)式：

根據(jù)基爾霍夫電流定律，聯(lián)立式（11）可得：

因?yàn)榫w管NM4工作于深線性區(qū)，根據(jù)式（7）其漏電流表達(dá)式可近似寫成：

由電路圖結(jié)構(gòu)可得：VGS4=Vref，聯(lián)立式（4）、（9）代入式（14）得：

聯(lián)立式（12）、（13）、（15）可得表達(dá)式：

閾值電壓可以寫成于溫度的線性關(guān)系：

式中是參考溫度，是負(fù)（一階）溫度系數(shù)。

聯(lián)立式（16）、（17）將基準(zhǔn)電壓對溫度求偏導(dǎo)：

因?yàn)閂THN3(T0)=VTHN4(T0)，kt3=kt4，此時(shí)式（18）可寫成：

根據(jù)VT=kBT/q、式（19）可進(jìn)一步化為：

式中，第一項(xiàng)表達(dá)式為正溫度特性，第二項(xiàng)為負(fù)的溫度特性，因此只要適當(dāng)設(shè)置晶體管NM1～4、PM1～3就可以使得，即滿足以上式子，實(shí)現(xiàn)零溫度系數(shù)的基準(zhǔn)電壓。

1.3 啟動(dòng)電路和溫度補(bǔ)償電路

如圖1所示，在自偏置電流鏡結(jié)構(gòu)中，由于負(fù)反饋電阻（工作在深線性區(qū)的MOS管NM4）存在，電路存在兩個(gè)工作點(diǎn)。為了使自 偏置電路正常工作，附加一個(gè)由MS0、MS1、MS2、MS3、MSC組成的啟動(dòng)電路，保證電路正常啟動(dòng)。可以發(fā)現(xiàn)，電源上電后電路能快速啟動(dòng)。當(dāng)電路正常穩(wěn)定工作后，啟動(dòng)電路會(huì)自動(dòng)脫離基準(zhǔn)電路，以降低電路的功耗。

根據(jù)式（16）調(diào)整各個(gè)管子尺寸，不能使得式（20）完全滿足，電路只能達(dá)到一階溫度補(bǔ)償。本文利用GGNMOS和GDPMOS管在高溫時(shí)的漏電流急劇增大的特性，對基準(zhǔn)電壓做高溫階段的溫度補(bǔ)償，使其具有更好的溫度特性。

圖2 常溫下輸出基準(zhǔn)電壓與電源電壓的關(guān)系。

圖3 基準(zhǔn)電壓的溫度特性

圖4 交流分析：基準(zhǔn)電壓的電源抑制比

圖5 常溫下輸出基準(zhǔn)電壓與電源電壓的關(guān)系

2. 基準(zhǔn)電路的仿真結(jié)果

基于華潤上華0.18um工藝設(shè)計(jì)電路，并使用華大九天EDA工具對電路進(jìn)行仿真。圖2顯示在常溫下輸出基準(zhǔn)電壓與電源電壓的關(guān)系，可以看到電源電壓大于0.8V時(shí)，基準(zhǔn)能夠正常輸出基準(zhǔn)電壓。輸出基準(zhǔn)電壓的線性度為0.7%。圖3為帶隙基準(zhǔn)的溫度特性曲線圖，電路經(jīng)過溫度補(bǔ)償后達(dá)到較好的溫漂系數(shù)(ff工藝角下的溫漂系數(shù)僅為14.47 ppm/℃)，輸出基準(zhǔn)電壓穩(wěn)定在0.56V左右。圖4是對電路進(jìn)行交流分析情況下帶隙基準(zhǔn)的電源抑制比。在室溫下，電源電壓為1.8V時(shí)，輸出基準(zhǔn)電壓在1kHz的電源抑制比為39.55dB。圖5是對電路進(jìn)行瞬態(tài)分析后，電源電壓波形圖和輸出基準(zhǔn)電壓的波形圖進(jìn)行對比。通過對比，可以明確帶隙基準(zhǔn)在電源上電后能夠穩(wěn)定快速啟動(dòng)。

表1顯示帶隙基準(zhǔn)源在三個(gè)不同工藝角（tt、ff、ss）下，各個(gè)參數(shù)的結(jié)果。仿真結(jié)果表明，該電路可以獲得低功耗高精度的基準(zhǔn)電壓。圖6是電壓基準(zhǔn)源的完整版圖。

表1 不同工藝角下，帶隙基準(zhǔn)源的性能

圖6 帶隙基準(zhǔn)源版圖

3. 結(jié)論

本文提出了一種工作在亞閾值區(qū)的、不帶電阻的基準(zhǔn)電壓源電路。通過MOS晶體管的柵源電壓和柵源電壓差產(chǎn)生具有正負(fù)溫度系數(shù)的電壓相加獲得零溫度系數(shù)的基準(zhǔn)電壓。該電路結(jié)構(gòu)具有較低的功耗，較低的溫度系數(shù)，較高的電源抑制比，并且具有較小的版圖面積，適用于應(yīng)用在低功耗的SOC系統(tǒng)的電壓基準(zhǔn)模塊。

[1]陳貴燦,等譯.畢查德·拉扎維著.模擬CMOS集成電路設(shè)計(jì)[M].西安,西安交通大學(xué)出版社,2002.12.

[2]Yanhan Zeng,Yirong Huang,Miaowang Zeng and Hong-Zhou Tan,A 1.2NW,2.1PPM/°C SUBTHRESHOLD CMOS VOLTAGE REFERENCE WITHOUT RESISTORS[J].IEEE J Solid-State Circuits

王萬金（1995-），男，福建泉州人，大學(xué)本科，現(xiàn)就讀于福州大學(xué)物理與信息工程學(xué)院微電子科學(xué)與工程專業(yè)。

陳群超（1983-），男，福建福州人，碩士，福州大學(xué)物理與信息工程學(xué)院助理研究員。