基于去抖動的JK觸發器實驗設計

孫玲姣　黃勇　向麗萍

摘 要： JK觸發器是一種功能完善且應用很廣泛的觸發器。在實驗中，JK觸發器實驗雖然用Protues軟件仿真能順利完成，但是在實驗箱上連接電路卻不能得到預期的正確結果，這是開關抖動造成的。在此引入一種改進的電路：在時鐘信號產生電路中引入由基本RS鎖存器構成的去抖動電路，其可以有效地消除觸點抖動造成的實驗結果錯誤和誤觸發，得到與理論完全一致的結果。

關鍵詞： Protues 軟件； JK觸發器； 時鐘信號； 去抖動電路

中圖分類號： TN710?34 文獻標識碼： A 文章編號： 1004?373X（2016）04?0128?04

Abstract： The JK flip?flop is a trigger with perfect function and wide application. The experiment of JK flip?flop can be completed by Protues software simulation， but to connect the circuit on experimental box cant obtain a correct result because of the switch bouncing. An improved circuit is introduced， in which the debouncing circuit composed of basic RS latch is brought in the clock signal generating circuit. This circuit can effectively eliminate the wrong experimental results and false triggering caused by contactor bouncing. The experimental result is completely in accord with the theory value.

Keywords： Protues software； JK flip?flop； clock signal； debouncing circuit

電子技術對電子、電氣等專業而言是一門實踐性較強的專業基礎課，因此是一門重要課程[1]。為了使學生能更好地掌握該門課程，在電子技術實驗教學過程中通常采用軟件仿真或在硬件實驗設備上連接電路進行實驗。仿真軟件主要選用Protues[2]，因為與Protel等仿真軟件相比較Protues具有較突出的優點，比如：對計算機配置要求不高，學校的計算機完全可以滿足要求；電路仿真完全是交互的，支持數字電路和模擬電路混合仿真，對于單片機的程序也支持仿真，有各種虛擬儀器，能實現可視化；支持與Keil C軟件聯調等[3]。硬件實驗設備采用DJ?SD6電子技術實驗箱，后面文中所說實驗箱均指這種設備。

在電子技術課程的實驗項目中，多數實驗項目用Protues仿真和硬件仿真都能順利完成，但是極少數實驗項目卻不能，比如觸發器RS，JK，T，D這個實驗項目。這個實驗項目屬于驗證性的實驗，雖然用軟件仿真能順利完成，但是用硬件電路卻不能得到預期的正確結果。出現這種情況的原因主要是因為在用邏輯電平輸入開關產生時序信號時，在信號的邊沿處出現抖動。在RS，JK，T，D這幾種觸發器中[4?7]，JK觸發器是一種功能完善，應用很廣泛的雙穩態觸發器，由它可以構成具有固定功能的集成電路。因此本文將以JK觸發器為例逐步介紹其實驗原理、通常采用的實驗線路和改進的去抖動實驗電路。

1 實驗項目原理

JK觸發器是數字電路觸發器中的一種電路單元[8]，其特性方程如下公式（1）：

[Qn+1=JQn+KQn] （1）

式中：J和K 為數據輸入端，是觸發器狀態更新的依據；[Qn]和[Qn+1]分別為電路的現態和次態。在各類集成觸發器中，JK觸發器的功能是最齊全的，它具有置0、置1、保持和翻轉等功能，其功能表可總結如表1所示。其中[SD]為直接置位端；[CD]為直接復位端；[CP]為時鐘信號端；在表1中的符號“↓”表示時鐘的下降沿；表1中的“×”表示無關項，既表示可以取高電平“H”對應的邏輯值“1”，也可以取低電平“L”對應的邏輯值“0”。在實際的電路中，JK觸發器不僅有很強的通用性，而且能靈活地轉換為其他類型的觸發器[9]，比如：由JK觸發器可以構成D觸發器、T觸發器和T′觸發器等，另外還常用于分頻電路中產生分頻信號[10]。

2 常用的實驗線路及結果問題分析

2.1 常用的實驗線路

集成JK觸發器有TTL系列和CMOS系列芯片，TTL系列中有74LS73，74LS76，74LS103，74LS112和74LS114等，CMOS系列中有7HC72，74HC76，74HC103，74HC112和CD4027等。本文中采用芯片74LS112。74LS112是一款對時鐘信號的脈沖下降沿觸發的雙JK邊沿觸發器芯片。在觸發器實驗中，為了在實驗箱上驗證74LS112是下降沿觸發的雙JK觸發器，通常采用邏輯電平輸入開關來得到一個上升沿或下降沿給時鐘信號端，即將邏輯電平輸入開關從“H”撥到“L”瞬間獲得一個下降沿“↓”，將邏輯電平輸入開關從“L”撥到“H”瞬間獲得一個上升沿“↑”。為了便于觀察以及結合前面的實驗原理，具體的實驗線路通常設計如圖1所示。圖1中的SWCP是為JK觸發器時鐘信號端提供信號的邏輯電平輸入開關，邏輯電平輸入開關SWS和SWR分別接JK觸發器的直接置位端[SD]和直接復位端[CD]，邏輯電平輸入開關SW1和SW2分別接JK觸發器的數據輸入端J和K，發光二極管D1和D2分別接觸發器的輸出端[Q]和[Q]，當相應的發光二極管被點亮時，表示對應的端子輸出高電平，反之，輸出為低電平。

2.2 實驗結果問題分析

按照圖1用Protues仿真時，可以方便地通過SW1，SW2，SWS，SWR改變J，K，[SD]，[CD]的邏輯值，當開關撥在上方時，它們取邏輯值1，撥在下方時，邏輯值取0；通過開關SWCP改變時鐘信號，將開關SWCP由上撥下瞬間產生有效下降觸發沿“↓”，由下撥上產生無效上升觸發沿“↑”。

實驗內容主要分為兩部分：

（1） JK觸發器的直接置位、直接復位功能測試

將[SD]端、[CD]端分別按表1中的第2行和第3行的取值組合撥好開關，將J，K，[CP]端的開關隨意撥動，觀察Q端顯示的高低電平，比較發現仿真結果和表1中對應的結果一致。并且可以看出JK觸發器的輸出狀態完全決定于[SD]端和[CD]的取值，而不受J，K，[CP]的影響。

（2） JK觸發器的邏輯功能測試

從表1的第四行開始，將[SD]端、[CD]端都撥到高電平的位置，即[SD=1]和[CD=1]。按表1的要求改變[CP]，J，K的狀態，觀察Qn及Qn+1的顯示。仿真時，須在時鐘信號的下降沿來之前將[CP]、J，K和Qn的狀態準備好， 具體操作為：先將[CP]端撥在高電平位置（為產生下降沿做準備），再將J，K按表1撥好，接著通過[SD]端和[CD]端的直接置位和直接復位功能將現態Qn在Q端置為相應的狀態，再將[SD]端和[CD]端都還原到高電平的位置，最后將[CP]從高電平位置往低電平撥，這時候再觀察Q端的輸出即為次態Qn+1的狀態。觀察看出仿真結果和表1中對應結果一致。在時鐘信號的上升沿來之前將[CP]，J，K和Qn的狀態準備好，先將[CP]端撥在低電平位置（為產生上升沿做準備），J，K和Qn的狀態按前面的步驟準備好，最后將[CP]從低電平位置往高電平撥，再觀察Q端的輸出可以看出次態Qn+1的狀態都沒有改變。這也可以看出74LS112是下降沿觸發的JK觸發器。

但是在實驗箱上操作時，會碰到兩方面的問題而得不到正確的結果。這兩方面的問題分別為：一是當JK觸發器直接置位端[SD=1]、直接復位端[CD=1，]J=1，K=1時，用邏輯電平輸入開關產生一個有效的下降沿給時鐘輸入端，觸發器的輸出端通常會出現比正常亮度暗的一閃的現象，而輸出端的狀態并沒有發生翻轉；二是邊沿型觸發器在非有效邊沿常會出現誤觸發的情況，即在時鐘為上升沿時，也會使觸發器的輸出端狀態改變。而造成用實驗箱操作時出現的這兩方面問題的原因是邏輯電平開關SWCP在往上撥或往下撥的瞬間，觸點由于機械彈性而在短時間內出現多次接通和斷開，即抖動現象。為了避免開關抖動對實驗結果的影響，雖然可以用單脈沖信號，但不能讓學生更好地了解去開關抖動的原理，掌握去抖動電路的具體設計及應用。因此本文后面將介紹對實驗電路進行的改進。

3 去抖動的JK觸發器電路

通過前面介紹可知：在實驗箱上不能驗證出表1的結果的原因是圖1中的開關SWCP在撥動時在時鐘信號端有抖動。為了防止開關抖動對電路的影響，本文在時鐘產生電路中引入了由基本RS鎖存器構成的去抖動電路，它是利用基本RS鎖存器的保持功能消除開關觸點振動造成的影響，電路如圖2左邊所示。在圖2中，去抖動的基本RS鎖存器主要是由兩個電阻、一個邏輯電平輸入開關和芯片74LS00中的兩個與非門構成。

基本RS鎖存器的工作過程為：當開關SWCP由上撥下的過程中，活動端脫離上端懸空時，與非門U1的輸入端1為1，輸入端2為0，U1的輸出仍然保持為1；當活動端和下端第一次碰觸時，與非門U2的輸入端2為0，U2輸出為1，此時U1的兩個輸入端均為1，U1輸出立即由1翻轉為0。此后，即使觸點抖動造成U2的輸入端2出現1，0的跳變也不會改變U1的輸出，這樣時鐘信號形成一個穩定的下降沿。根據電路的對稱性，開關SWCP由下撥上，在時鐘信號端可以形成一個穩定的上升沿。這樣就消除了因開關抖動造成的誤觸發和錯誤結果。以上過程可總結如表2所示，其中將U1的輸入端1標為R，U2的輸入端2標為S，U1的輸出端標為[QU1]。

當開關SWCP由上撥下時，在時鐘信號端形成一個穩定的下降沿，JK觸發器的輸出發生翻轉，發光二極管D1由亮轉熄滅，發光二極管D2由熄滅轉亮，如圖3（a）所示；當開關SWCP由下撥上時，在時鐘信號端可以形成一個穩定的上升沿，因上升沿不是有效的觸發沿，所以JK觸發器的輸出不變，發光二極管D1仍然熄滅，發光二極管D2仍然為亮，如圖3（b）所示；接著又將開關SWCP由上撥下時，在時鐘信號端又形成一個穩定的下降沿，JK觸發器的輸出又發生翻轉，發光二極管D1由熄滅轉亮，發光二極管D2由亮轉熄滅，如圖3（c）所示。通過圖3（a）和圖3（c），可以看出仿真結果驗證了表1中JK觸發器的翻轉功能，同時通過圖3（a）、圖3（b）和圖3（c）驗證了74LS112是時鐘下降沿觸發的觸發器。

4 結 語

在JK觸發器電路中，采用在時鐘產生電路中引入由基本RS鎖存器構成的去抖動電路，可以有效地消除由于觸點抖動造成的實驗結果的錯誤和誤觸發。讓學生更好地了解觸發器的概念和開關抖動對實驗結果的影響，掌握觸發器在實際電路中的應用及如何消除抖動的影響。

參考文獻

[1] 唐鶯，翁飛兵，單慶曉.電子技術基礎課程改革的實踐[J].蘭州石化職業技術學院學報，2006，29（2）：152?154.

[2] 劉建海，方曉群.Protues仿真軟件在電子實訓課程中的應用[J].電子制作，2014（6）：115.

[3] 陳玨曉，馬慧彬，史慶武，等.基于Proteus和Keil軟件虛擬仿真技術在單片機系列課程中的研究應用[J].計算機光盤軟件與應用，2012（21）：224?225.

[4] 吳訓威，陳豪.基于觸發行為的J、K激勵函數的最小化技術[J].浙江大學學報（理學版），2004，31（2）：163?166.

[5] 趙敏笑，余紅娟，陳偕雄，等.基于低功耗雙邊沿JK觸發器的異步時序電路設計[J].浙江大學學報（理學版），2005，32（1）：45?48.

[6] 肖燕.基于CMOS的JK觸發器的設計[J].湖南農機，2010，37（1）：15?17.

[7] 馬敬敏.基本RS觸發器工作狀態的Multisim仿真[J].電子設計工程，2011，19（17）：24?26.

[8] 朱小軍，岳建斌.數字電路中各種常見觸發器動作特點研究[J].科技廣場，2005（6）：127?128.

[9] 康華光，周壽彬，秦臻.電子技術基礎（數字部分）[M].5版.北京：高等教育出版社，2006：205?231.

[10] 邵文進.五路燈光控制器電路的制作[J].電子制作，2014（7）：13?14.