LTE-A手機接口電平自適應測試電路的設計與研究*

黃學達，毛翔宇

（重慶郵電大學重郵信科通信技術有限公司，重慶400065）

?

LTE-A手機接口電平自適應測試電路的設計與研究*

黃學達*，毛翔宇

（重慶郵電大學重郵信科通信技術有限公司，重慶400065）

摘要：為了解決LTE-A手機不同接口電平，需要使用不同測試板的問題，提出了基于分立電子元器件實現接口電平自適應的設計方案，能夠自動把CPU UART接口輸出的TTL電平轉換為1.8V，通過TTL轉USB的芯片，連接到電腦的USB接口上，滿足不同接口電平方案的LTE-A手機，可以采用同一塊測試電路轉換板，實現軟件開發和調試，并對測試電路硬件進行了系統的測試。

關鍵詞：LTE-A手機；測試電路；接口電平；分立器件

項目來源：重慶市科委項目（cstc2013yykfc4003）

LTE-Advanced（LTE-A）是LTE的演進版本，其目的是為滿足未來幾年內無線通信市場的更高需求和更多應用，滿足和超過IMT-Advanced的需求，同時還保持對LTE較好的后向兼容性。LTE-A采用了載波聚合（Carrier Aggregation）、上/下行多天線增強（Enhanced UL/DL MIMO）、多點協作傳輸（Coordi?nated Multi-point Tx&Rx）、中繼（Relay）、異構網干擾協調增強（Enhanced Inter-cell Interference Coordina?tion forHeterogeneous Network）等關鍵技術，能大大提高無線通信系統的峰值數據速率、峰值頻譜效率、小區平均譜效率以及小區邊界用戶性能，同時也能提高整個網絡的組網效率，這使得LTE和LTE-A系統成為未來幾年內無線通信發展的主流［1-5］。

LTE-A手機的軟件調試中，基帶芯片的UART接口輸出LOG信息通過轉換成USB信號，輸出到PC機，便于分析軟手機運行中發生的問題，利于問題的快速定位。由于各家的LTE-A方案中，存在接口電平不一致的情況，有的接口電平為3.3 V，有的接口電平為1.8 V，這樣就需要準備支持兩種接口電平的，UART轉USB接口的測試電路板，這樣既增加開發成本，以后LTE-A手機方案的接口電平日趨往1.8 V接口電平方向發展，造成前期3.3 V的UART轉USB測試板無法使用，也容易造成物料的浪費，另外兩種接口電路的UART和USB測試板存在，在開發調試中存在將1.8 V接口的UART轉USB測試板用于3.3 V接口的LTE-A手機調試中，導致測試板燒壞，或者3.3 V接口的UART轉USB測試板用于1.8 V接口的LTE-A手機調試中，易造成LTE-A手機主板的損壞。本方案可以自動檢測LTE-A手機的接口電平，無需額外操作，測試板可以自己適配LTE-A手機的接口電平，滿足LTE-A手機的軟硬件調試需要。

1　LTE-A手機系統方案介紹

LTE-A手機硬件框圖如圖1所示，外接WIFI/BT/ FM和GPS模塊，支持重力加速度，陀螺儀，電子羅盤，接近光和環境光傳感器，支持前、后攝像頭，支持6 inch MIPI接口的LCD顯示屏以及集成電容觸摸屏，外加RF Transceiver和FEM，支持LTE-A雙天線。通過兩組UART接口分別輸出AP和CP的LOG信息，用于軟件調試中的問題分析和定位，UART的接口電平可以是1.8 V也可以是3.0 V，受處理器的IO電源域控制。

圖1　LTE-A手機系統結構框圖

2　接口電平自適應電路設計

如圖2所示，UART轉USB接口測試板的主芯片采用FTDI公司的FT4232H，支持4路UART接口，接口數率最大支持12 M baud，USB接口支持USB2.0高速（480 Mbit/s），內部集成一個3.3 V轉1.8 V的LDO，為CORE提供電源，IO電壓為3.3 V供電時，UART接口電壓為3.3 V，IO電壓為1.8 V供電時，UART接口為1.8 V。由于LTE-A手機的軟件調試，UART輸出LOG信息，主要是從TXD輸出，故本方案只考慮UART的TXD通過FT4232H轉成USB信號，最大支持4路UART信號的轉換［6］。

其余電路介紹：

（1）D1、D2、D3、D4是二極管，防止后面的控制信號倒灌，任何一路UART的TXD信號輸入過來，高電平狀態時，會導致其中一個二極管導通；

（2）電容C1用于儲能，保證在UART的TXD輸出低電平時，使比較器“+端”電平能保持，避免U1 FT4232H的供電被改變；

（3）電阻R1用于限流，防止在插入UART轉USB測試板的瞬間，由于C1的存在，對C1充電瞬間電流過大，導致芯片損壞；

（4）比較器U2，“-端”接參考電平，通過R3和R4分壓，參考電平為2 V，當“+端”輸入電平為3.0 V時，比較器輸出高電平，當“+端”輸入電平為1.8 V時，比較器輸出低電平；

（5）三極管U4、U5用于控制1.8 V和3.0 V的電源到U1 FT4232H的VCCIO的通斷；

（6）反相器U3確保三極管U4、U5同時只導通一個；

（7）LED1和LED2選用不同顏色的指示燈，支持U1的VCCIO供電電壓狀態，1.8 V供電時，LED1燈滅，LED2燈亮，3.0 V供電時，LED1燈亮，LED2燈滅；

（8）電阻R9，R10，R11，R12，可以確保UART轉USB測試板上電后，三極管U4導通，U1FT4232H的默認接口電平狀態為1.8 V。

接口電平自適應電路的實現原理：

當UART跟蹤板上電后，比較器U2輸出低電平，反相器U3輸出為高電平，此時U4導通，U5斷開，VC?CIO為1.8 V，這個時候接入LTE-A手機，會根據UART的TXD信號，控制U1FT4232H的VCCIO電源電壓的變化，以適配LTE-A手機的UART信號接口電平［7-9］。

圖2　接口電平自適應電路示意圖

3　接口電平自適應電路測試

UART轉USB接口的接口電平自適應電路測試主要關注如圖2所示的A、B、C、D電電壓測試，測試電路的上電功能測試，不同接口電平的不同波特率情況下，UART數據發送測試等方面。

由于該接口電平自適應電路中電平變化的關鍵點如圖2所示中的n2點，當LTE-A終端的一路UART發送數據0x00時，重點關于n2點的電壓變化情況，就可以知道U1 FT4232H的VCCIO電壓變化情況。

UART轉USB接口的測試板由PC機的VBUS供電，經過內部的電平轉換輸出3.3 V電壓，接U1FT4232H的相關管腳，此時該測試板默認接口信號的電平為1.8 V，當外部接上接口電平為3.3 V的LTE-A手機后，分別測試波特率為9 600 bit/s和8 Mbit/s時，接口電平自適應電路工作是否正常。

圖3　LTE-A終端UART波特率為9600時接口電路關鍵點波形

如圖3所示，黃色為LTE-A手機的UART TXD在波特率為9 600的波形，圖中波形高電平為3.3 V；綠色為n2點的波形變化，測試中UART TXD上有1.5 V左右電平，當未接27 kW下拉電阻，導致二極管Dx導通（D1~D4中任何一路）n2點電壓約為1 V左右，如果接27 kW下拉電阻，n2點電壓接近0，另外可以發現該點電壓是逐漸上升，當n2點電壓大于2 V時，比較器U2輸出高電平，三極管U4截止，三極管U5導通，U1FT4232H的供電電源VCCIO為3.3 V；即藍色的波形由1.8 V跳變到3.3 V，為U1 FT4232H的VCCIO電源電壓，由圖中還可以發現，當UART發送數據到U1 FT4232H的VCCIO電壓由1.8 V變為3.3 V需要約3.48 ms；紅色為VBUS電源電壓，一致為5.0 V。

圖4　LTE-A終端UART波特率為8M時接口電路關鍵點波形

如圖4所示，第1行波形為LTE-A的UART TXD信號波形，第2行波形為n2點信號波形，第3行波形為D點U1 FT4232H的VCCIO電源電壓波形，第4行波形為VBUS波形。由圖4可以發現與UART波特率為9 600 bit/s時，U1 FT4232H的VCCIO電源電壓的變化情況是一致的，只是VCCIO電壓由1.8 V上升為3.3 V的時間約為4.48 ms，另外紅色VBUS為0，是因為本測試中的3.3 V采用LTE-A手機主板上的3.3 V供電，未使用VBUS，故一致為0。

4　結論

根據此方案設計的LTE-A手機軟件調試板，極大的方便了不同接口電平的LTE-A手機高效的進行研發調試，在開發調試中，可以采用同一個UART 轉USB接口的測試電路板，測試電路板實現接口電平的自動轉換，提高了LTE-A手機開發的效率，產生較好的經濟效益。

參考文獻：

［1］林輝，焦慧穎，等. LTE-Advanced關鍵技術詳解［M］.北京：人民郵電出版社，2012:5-20.

［2］沈嘉，索士強，全海洋，等. 3GPP長期演進（LTE）技術原理與系統設計［M］.北京：人民郵電出版社，2008:18-33.

［3］3GPP TR 36.912.Feasibility Study for Further Advancements for E-UTRA（LTE-Advanced）［Z］. 09，2009:8-15.

［4］ITU-R WP 5D/580-E. Submission of TD-LTE-Advanced for IMTAdvanced Candidate Technology［Z］. 10，2009.

［5］張長青. TD-LTE演進型分組核心網技術分析［J］.移動通信，2013（8）：51-57.

［6］FTDI Chip. FT4232H Datasheet Version 2.10［Z］. 2010.

［7］呂江萍，陳遠金，等.集成電路中接口電路的可靠性設計［J］.電子與封裝，2014（3）：41-45.

［8］梁修榮.一種基于自適應閾值選擇的干擾檢測方法［J］.電子器件，2014，4（37）：701-706.

［9］童向杰，徐錚，等.工程設計中的典型信號完整性問題及其設計策略［J］.電子器件，2014，6（37）：1155-1161.

黃學達（1978-），男，漢，四川宜賓人，重慶郵電大學，工程師，主要研究方向為LTE-A終端產品硬件研究，huangxue?da@163.com。

Design of High-Speed Data Transmission Circuit Based on the CML

MA Fang，REN Yongfeng*，SHAN Yanhu，PENG Qiaojun

（North University of China，State Key Laboratory of Electronic Testing Technology，Taiyuan 030051，China）

Abstract：A design of high-speed data transmission circuit based on the CML data transfer standard was proposed，which is an important developing for the present situation of the increasingly larger amount of data and faster data transmission speed. The circuit combines FPGA controller and TLK1501 as protocol chip whose internal encoding method is 8 bit/10 bit and interface standards is CML to realize high speed data transmission. It amended the logic control due to the timing constraints of the clock signal and solved the problem of bit errors due to the distortion of the internal clock. The experimental results show that the circuit has a high stability and reliability.

Key words：CML；Timing constraints；8 b/10 b encoding；TLK1501

doi：EEACC：621010.3969/j.issn.1005-9490.2016.01.020

收稿日期：2015-01-16修改日期：2015-02-03

中圖分類號：TN41

文獻標識碼：A

文章編號：1005-9490（2016）01-0090-04