基于PSpice的通用顯示驅動電路的建模與仿真

吳集輝，鄭姚生，湯勇明

（東南大學電子科學與工程學院，南京210096）

?

基于PSpice的通用顯示驅動電路的建模與仿真

吳集輝，鄭姚生，湯勇明*

（東南大學電子科學與工程學院，南京210096）

摘要：對通用顯示驅動電路利用PSPice進行建模和仿真。通過對多種顯示器件所需驅動波形的分析，總結了通用顯示驅動電路應具備的波形發生功能，并確定了通用顯示驅動電路的基本組成。接著，對該電路系統進行了PSpice建模。結果表明，通過調整相關參數可以實現驅動波形的脈沖最小脈寬為2 μs、斜波上升時間為8 μs~1 ms，幅值在15 V~300 V之間。通過建模仿真參數的調整可以指導不同應用場合中的電路參數調整。

關鍵詞：顯示驅動；PSPice仿真；建模

近幾十年來，各種新型顯示器層出不窮，與之相隨的是顯示器驅動電路設計要求和復雜程度也不斷增加，為了滿足不同的驅動需求，以及減少對資源的浪費，在系統的設計上應該盡量滿足通用性和可擴展性。但是在實際的電路調試中由于成本高、靈活性差、耗時長等不利因素所以有必要對電路系統進行計算機建模和仿真。

1　通用顯示驅動電路

顯示器通常也被稱為監視器，常見的有PDP、LCD、FED等多種。它們的驅動方式多種多樣，但是對驅動波形的要求卻有相似之處。本文從多個顯示系統對其驅動波形需求分析出發，提出通用顯示驅動電路的波形功能要求，進而確定通用顯示電路的硬件組成，最后對其建模并仿真。

1.1PDP對驅動波形的設計要求

PDP有多種驅動方法，其中最常用的一種是尋址顯示分離技術（ADS）［1］。其驅動波形從功能上劃分大致可以分為3種，包括復位（擦除和初始化）、尋址和維持波形。其波形如圖1所示。

1個1TV場被劃分成8~11子場，每個子場又被分成3個周期，分別是復位、尋址和維持周期。圖1所示為寫尋址驅動方式，在復位周期首先給X電極加1個全屏寫脈沖Ve中和X、Y和A電極的壁電荷。進入尋址周期，X電極加Ve順序掃描Y電極。在維持期，上半周期X電極加0 V，Y電極加維持脈沖Vs；下半周期X電極加維持脈沖Vs，Y電極加0 V。

圖1　Voltage waveforms applied to X and Y electrodes in ADS method during 1 TV-field［2-3］

PDP的驅動波形由積分波、三角波、正負交替脈沖等組合而成，方波脈沖典型頻率在100 kHz左右，典型幅值在30 V～200 V之間［4-6］。

1.2LCD對驅動波形的設計要求

LCD驅動方式包括靜態驅動和動態驅動方式2種。靜態驅動其驅動波形如圖2所示。

圖2　LCD靜態驅動波形

圖2引源自http：//www.51c51.com/yejin/lcdfiles/lcdqudong.htm

筆段波形與公用波形同相或者反相。同相時液晶上無電場，LCD處于非選通狀態。反相時，液晶上施加了一矩形波。當矩形波的電壓比液晶閾值高很多時，LCD處于選通狀態。動態驅動波形如圖3所示。

掃描電極和選通電極同步輸入選通波形和非選通波形來控制象素的顯示狀態。

LCD的驅動波形由正負交替的方波組合而成，驅動波形的頻率一般在60 Hz～100 Hz之間，幅值一般在幾伏到幾十伏之間。

圖3　LCD動態驅動波形

1.3FED對驅動波形的設計要求

FED驅動方式采用行列掃描的方式，分別驅動FED顯示屏的柵極電極和陰極電極。其驅動波形如圖4所示（以3X3點陣為例）。

圖4　FED驅動波形［7］

該驅動方法是使行和列驅動電路的開關電壓只有驅動電壓Vdrv的一半。行（Gate）的輸出在0 或+1/2 Vdrv；列（Cathode）的輸出在0或-1/2 Vdrv。這就在行列之間形成3種電壓差：Vdrv，1/2 Vdrv和0。當在行列間電壓為Vdrv時像素發光。

FED驅動波形多由方波組合而成，列驅動電壓脈沖幅度：50 V～100 V；行驅動電壓脈沖幅度：100 V~ 200 V［7-8］。

1.4通用顯示驅動波形功能及電路組成

PDP、LCD、FED的驅動波形均可看作是由積分波、三角波、方波、正負脈沖進行不同的組合而成，幅值的范圍在幾伏到200 V之間，頻率在50 Hz到100 kHz之間。因此本文研究的通用顯示驅動電路應能產生積分波、三角波、方波、正負脈沖并能實現不同電壓之間的快速跳變，而且具有波形頻率可調的功能。基于上述分析，本驅動系統由7個模塊組成，分別實現兩級正負電壓的跳變和斜率變化、電壓回零（斜波下降至-VS、跳變下降至-VS、斜波下降至-VADD、跳變下降至-VADD、跳變至GND、跳變至+VS、斜波上升至+VSET，此處設定電壓值大小關系為+VSET>+VS>0>-VADD>-VS）；各個模塊通過不同的數字邏輯信號控制實現開關功能，模塊之間由隔離模塊實現電壓隔離功能。等效模型及簡單驅動示意框圖如圖5所示。

圖5　等效模型及簡單驅動示意框圖

2　PSpice建模和聯合調試的結果

2.1PSpice建模軟件

PSpice（Personal Spice）軟件不僅具有很強的電路分析能力和圖形顯示處理能力，而且還可對模擬電路、數字電路和模數混合電路等進行分析、設計和仿真［9］。

OrCAD軟件是一個電路設計、仿真分析的集成環境，本研究課題主要用到的程序模塊有：Orcad Capture、PSpice A/D、Stimulus Editor、Model Editor等［9］。

2.2各模塊的PSpice建模過程和方法

Pspice建模主要有3種方式：描點法建模、編程描述建模、宏模型建模［9］。

（1）描點法建模法是先利用物理法或黑箱法構建出不同復雜程度的等效電路，然后通過公式演算，得出這類半導體器件的參數。在使用過程中，遇到該類器件，就可以通過直接設置參數值實現不同型號元器件建模，省去重復構建等效電路和繁瑣的方程式推導過程。本系統中對于二極管、三極管均采用該種方式，對照所用元件的datasheet運用Model Editor進入模型特性參數設置窗口將所需建立模型的元件模型特性數據輸入相應的窗口中進行描點建模［10-12］。

（2）編程描述建模，元器件模型參數還可以采用文本形式進行編輯設置，用描述語言輸入元件模型參數。本系統中所用MOS管均采用該方式建模。圖6所示為stw45nm50的建模代碼。

（3）宏模型建模，宏模型是指在一定精度范圍內，電子系統的端口輸入輸出特性的簡化等效模型。本系統中的光耦模塊和DC-DC模塊均采用該方式建模。

對于光耦隔離電路，光耦器件的建模是該電路的關鍵，光耦器件屬于特殊器件在本系統電路中我們按照宏模型的建模方式來建模。在本系統中選用的是HCPL_0314型號的光耦器件，參考該器件的datasheet我們用分段線性電源器件給光耦器件建模，設置相應的高低輸出電平和延遲時間。

對于DC-DC模塊其為功能模塊提供相應的懸浮參考地電壓，我們采用的是DCM15S-15型號的芯片，參考其datasheet我們用理想直流電壓源為其建模。

圖6　stw45nm50編程建模

2.3仿真電路的搭建

2.3.1仿真電路的電路連接結構

本系統一共7個子電路模塊，分別實現：斜波下降至-VS、跳變下降至-VS、斜波下降至-VADD、跳變下降至-VADD、跳變至GND、跳變至+VS、斜波上升至+VSET。

7個子電路結構類似，首先由數字邏輯信號通過光耦模塊，再通過功能模塊實現各個子電路所應實現的功能，最后通過由數字邏輯信號控制的隔離模塊將波形輸送到輸出線上。圖7為RAMP_UP_+ VSET（斜波上升至+VSET）子電路的仿真電路的搭建框圖。

圖7　RAMP_UP_+VSET子電路的仿真電路框圖

2.3.2仿真電路的邏輯控制時序設計

在實際電路中，所有功能模塊中的MOS管開關的控制信號均由FPGA產生，不同的控制信號的有效組合就能通過功能模塊產生不同的波形組合，實現不同顯示器的驅動波形的需求［1］。表2為一種控制信號的組合產生所需的PDP驅動波形需求（以SM-PDP為例）：

表1　模塊序號說明

表2　一種PDP驅動波形控制信號組合　μs

2.3.3仿真波形的分析

（1）功能波形的實現

通過控制數字邏輯信號的時序和有效時間，實現了對該系統模型的波形發生功能驗證。積分波、三角波、方波、正負脈沖等波形均順利由本電路模型實現，如圖8所示。

圖8　模型仿真實現的功能波形示意圖

（2）波形調整的實現

另外，通過對該模型中多個電路參數的設置調整，可實現不同斜率波形發生要求，以下舉例說明。本電路模型中用到的積分電路為MOS管構成的米勒積分電路，如圖9所示。

通過調節電位器R3可以實現不同斜率波形的產生，并影響整個驅動波形的頻率［13-14］。由表2控制信號的時序組合仿真產生的波形如圖10~圖13所示。

調節RAMP_DN_-VS模塊電位器R=5 kΩ實現斜率下降至-VS的斜率；調節RAMP_DN_-VADD模塊電位器R=1.4 kΩ實現斜波下降至-VADD的斜率；調節RAMP_UP_+VSET模塊電位器R=0.15 kΩ實現斜波上升至+VSET的斜率。實現如圖10所示波形。

調整RAMP_DN_-VS模塊電位器R=1 kΩ改變斜率下降至-VS的斜率如圖11所示。

調整RAMP_DN_-VADD模塊電位器R=0.5 kΩ改變斜率下降至-VADD的斜率如圖12所示。

調整RAMP_UP_+VSET電位器R=0.05 kΩ改變斜率上升至+VSET的斜率如圖13所示。

圖9　米勒積分電路

圖10　一種參考仿真波形

圖11　RAMP_DN_-VS斜率調整波形

圖12　RAMP_DN_-VADD斜率調整波形

圖13　RAMP_UP_+VSET斜率調整波形

通過設置相應的數字邏輯信號的控制時序，可以得到滿足各種顯示器的驅動波形設計需要的波形組合。如圖10~圖13所示，該仿真電路可以實現二級正負電平的切換、斜率的改變、波形的疊加等功能。

本課題研究的基于PSpice的通用顯示驅動電路經過仿真能準確接收數字邏輯的控制信號，實現了預定的高壓波形受控發生功能，可以實現二級正負電壓之間的轉換、方波、斜波之間的切換，及實現波形、頻率可調整的功能。該通用顯示驅動電路可以通過上位機來設置所需的波形組合、頻率，既可以實現PDP對斜率的高要求又能滿足LCD、FED等對驅動波形維持時間的高效調整的要求。

3　總結與展望

本文主要通過討論不同顯示屏對驅動波形的要求分析出其基本組成波形，進而討論通用驅動電路的實現功能和電路構成并進行PSpice建模。通過對通用模型的仿真和調試可以很快確定需要調整的參數以指導實際電路的設計，從而為工程實踐提供設計思路和方向，節約系統調試的時間和成本。本模型系統仿真可以實現二階幅值電壓波形的產生，頻率、斜率均可通過控制信號和相關電路參數進行調整，脈沖寬度最小可達2 μs、斜波持續時間最小達8 μs（從0 V上升到250 V）。仿真結果表明，本模型可實現必要的波形發生功能并為后續不同的新型顯示器件驅動波形需求提供所需的設計調整指導。

參考文獻：

［1］湯勇明. SMPDP等效電路模型的研究［D］.南京：東南大學，2006.

［2］湯勇明，沈建于，王保平. SMPDP自動功耗調整方法的設計［J］.電子器件，2005，27（4）：632-635.

［3］Park J S，Shin Y S，Hong S S，et al. A New Sustainer with Primary sided Integrated of DC/DC converter and Energy Recovery circuit for AC- PDP［C］// 2011 IEEE 8th International Conference on Power Electronics and ECCE Asia（ICPE & ECCE），IEEE，2011：788-794.

［4］Tang Y M，Zhang X，Wang B P，et al. Development of New 42-inch WXGA Resolution SMPDP［C］//Proc IDW’07，2007：2109-2112.

［5］Kwak S. Neutral Point Clamped Inverter Based PDP Driver［J］. Journal of Display Technology，2013，9（12）：977-984.

［6］吳忠，李曉華，湯勇明，等.大屏幕SM-PDP能量復得維持驅動電路系統設計［J］.電子器件，2004，27（3）：432-435.

［7］林韻英. FED灰度調制方法的研究及其驅動電路實現［D］.福州：福州大學，2006.

［8］劉景鑫，林志賢，郭太良. FED驅動系統集成設計［J］.現代電子技術，2007（9）：185-187，194.

［9］汪建民. PSpice電路設計與應用［M］.北京：國防工業出版社，2007：5，9，114.

［10］Azar R，Udrea F，De Silva M，et al. Advanced SPICE Modeling of Large Power IGBT Modules［J］. IEEE Transactions on Industry Applications，2004，40（3）：710-716.

［11］Gadjeva E，Hristov M. Behavioral Parameterized SPICE Models of Photovoltaic Modules［C］//Mixed Design of Integrated Circuits and Systems（MIXDES），2013 Proceedings of the 20th Internation?al Conference. IEEE，2013：355-359.

［12］Asparuhova K，Grigorova T. IGBT Behavioral PSpice Model［C］// 2006 25th International Conference on Microelectronics，IEEE，2006：203-206.

［13］史劉星，魏廷存，樊曉椏.中小屏幕TFT-LCD源驅動器電路設計［J］.液晶與顯示，2009，24（1）：93-97.

［14］Chang Ge，Jihui Wu，Yongming Tang. Ultrasound Driving Appli?cation of a Universal Waveform Generator Derived from Display?ing Driving System［J］. Journal of Computer and Communications 2.13（2014）：9.

吳集輝（1990-），男，漢族，江西九江人，東南大學碩士在讀，主要研究方向為嵌入式系統研究與應用，jhw_seu@163.com；

湯勇明（1973-），男，漢族，江蘇省江都市人，東南大學研究員，主要研究方向為顯示電子學、光電測試與評估，tym@seu.edu.cn。

Design and Implementation of the Teleindication Unit of Distribution Terminal*

LIAO Xiaoqun，QIN Jing*，MA Li

（Xi’an University of Science & Technology，Xi’an 710054，China）

Abstract:A design of teleindication unit based on dual MPU with ARM9 and Cortex-M3 was discussed. It provid?ed total structure of hardware based on chip i.MX287 and STM32F103VE.The design method of hardware in teleindication input circuit was introduced in detail. The material design and development of software in teleindica?tion unit and a communication unit are elaborated.The whole teleindication unit’s functions，such as teleindication acquisition，data conservation and uploading，SOE，time setting，communication are actualized in accordance with IEC60870-5-104 power protocol. Experiment results showed that the design of teleindication unit meets the needs for the provisions，and it has a certain value.

Key words:dual MPU；distribution terminal；IEC60870-5-104 power protocol；teleindication unit；SOE

doi：EEACC：6210J10.3969/j.issn.1005-9490.2016.01.022

收稿日期：2015-04-07修改日期：2015-05-04

中圖分類號：TN710

文獻標識碼：A

文章編號：1005-9490（2016）01-0098-06