基于FPGA的導航衛星失聯下高精度守時方法研究*

王　軍，王　磊，何　昕

（1.蘇州科技學院，江蘇蘇州215009；2.中國科學院長春光學精密機械與物理研究所，長春130033）

?

基于FPGA的導航衛星失聯下高精度守時方法研究*

王軍1，2，王磊1*，何昕2

（1.蘇州科技學院，江蘇蘇州215009；2.中國科學院長春光學精密機械與物理研究所，長春130033）

摘要：針對授時系統導航衛星失聯問題，提出一種基于現場可編程門陣列（FPGA）的高精度守時方法。以統計學和概率論為基礎，統計10 min內標準秒脈沖信號每個周期下授時系統恒溫晶振所產生脈沖數值的均值和動態方差。當授時系統導航衛星失聯，系統根據均值和方差動態設置系統晶振脈沖計數閾值從而模擬產生高精度秒脈沖信號，消除晶振累積誤差。實驗結果表明，1 h內授時系統守時誤差小于250 ns，可滿足授時系統在電力、靶場等系統中的守時要求。

關鍵詞：導航衛星失聯；守時；FPGA；高精度

項目來源：國家自然科學基金項目（61472267）

高精度授時系統被廣泛用于衛星導航、電力同步采樣系統中。起初高精度授時系統在導航衛星失聯下，由于恒溫晶振實際值與標稱值存在誤差，所以1 h守時誤差可達到幾微秒。近些年，部分學者提出統計每分鐘標準秒脈沖信號下授時晶振產生的總脈沖數的方法來修正導航衛星失聯后授時系統的守時誤差［2］。但此方法精確度取決于航衛星失聯前1 min的晶振計數模塊記錄的脈沖數值，因而靈活性低且并未從根本上消除累積誤差帶來的影響。針對現有技術的不足，本文提出一種以統計學和概率論為基礎消除累積誤差的高精度守時方法。

1　守時總體方案

守時方案設計了5個模塊：導航衛星信號接收模塊、時間解碼模塊、晶振計數模塊、模擬秒脈沖產生模塊、顯示模塊。守時方案框圖如圖1所示。由導航衛星信號接收模塊接收衛星信號，輸出標準s脈沖和時間碼至FPGA時間解碼模塊，FPGA解出時間信息并根據通訊協議發送給顯示模塊［3-7］。晶振輸出脈沖至FPGA，晶振計數模塊計錄標準秒脈沖每個周期內晶振脈沖數［8］。當記錄時間達到10 min，計算這組數據的均值和方差［1］。導航衛星失聯后，根據前10 min計算的均值和方差動態設置晶振計數模塊的脈沖產生計數閾值以產生高精度的模擬s脈沖。

圖1　守時總體方案框圖

2　守時硬件設計

FPGA采用Altera公司CycloneⅡ系列中的EP2C8T144C8N，該芯片具有144個IO端口、36個RAM塊、2個PLL鎖相環、18個嵌入式乘法器、4種配置方式和AS、JTAG下載調試接口。EP2C8T144C8N擁有豐富的資源且編程靈活，使得該芯片作為系統主控芯片［9-11］。導航衛星信號接收模塊采用MHKJ-1612為主芯片，其能提供精確的授時服務。通過使用量化誤差信息去補償時間脈沖中的顆粒誤差，導航衛星信號接收模快能夠配置輸出時間脈沖頻率，授時精度可高達15 ns。即使設備在有遮擋物的情況下保證有一顆衛星正常連接，芯片就能輸出準確的時間信息。導航衛星信號接收模塊與FPGA采用串口通信，有多種波特率可供選擇。系統晶振采用恒溫晶振，頻率穩定度可以達到正負0.2×10-6。消耗電流一般300 mA~2 A，主要應用于衛星，通訊基站等。守時部分硬件連接圖如圖2所示。

圖2　守時部分硬件連接示意圖

3　守時軟件設計

3.1同步秒脈沖信號設計

授時系統導航衛星連接正常情況下，導航衛星信號接收模塊接收到衛星信號產生標準秒脈沖和時間碼，并發送給FPGA接收模塊。FPGA利用PLL鎖相環將50 MHz恒溫晶振倍頻到200 MHz，當晶振計數模塊脈沖計數值達到閾值或標準秒脈沖信號上升沿到來，產生100 ms高電平信號，隨后產生低電平信號。模擬s脈沖產生流程圖如圖3所示。

圖3　模擬秒脈沖產生流程圖

3.2平均脈沖數及方差設計

圖4　平均1 s晶振的脈沖數及方差產生的流程圖

3.3導航衛星失聯后的高精度秒脈沖產生設計

導航衛星失聯后，FPGA根據平均每秒內晶振的脈沖數以及方差，求出+3 s和-3 s作為設定脈沖計數的兩個閾值BV1、BV2。在一個周期T內，前T/2當晶振脈沖計數達到BV1的時候，產生一個滯后模擬秒脈沖（與標準s脈沖秒頭相比）；后T/2當晶振脈沖計數達到BV2的時候，產生一個超前模擬s脈沖。產生的模擬s脈沖秒頭在標準s脈沖左右有規律的晃動從而消除累積誤差。導航衛星失聯后的高精度s脈沖產生流程圖如圖5所示。

圖5　GPS失步后的高精度秒脈沖產生流程圖

4　實驗結果分析

為避免測試結果的偶然性，實驗使用4套授時系統板，采用50 MHz標稱值的恒溫晶振，精度可達±0.2×10-6。先將恒溫晶振輸出的50 MHz的脈沖信號倍頻到200 MHz，然后統計標準s脈沖信號每個周期下授時系統恒溫晶振所產生的脈沖數值的均值和動態方差。測試結果如表1所示。

圖6　均值隨時間變化折線圖

圖7　方差隨時間變化折線圖

圖8　守時誤差隨時間變化折線圖

表1　導航衛星未失聯下每秒晶振脈沖數值的均值和方差

導航衛星失聯下，隨著時間的推移，測得的守時誤差如表2所示。

表2　導航衛星失聯下守時誤差

5　結語

本文通過統計10 min內標準秒脈沖每秒晶振脈沖數值的均值和動態方差，動態設置晶振計數模塊計數閾值以產生模擬秒脈沖，以達到高精度守時目的。從實驗可知，秒脈沖在導航衛星失聯1 h內，與標準秒脈沖相比秒頭誤差不超過250 ns，符合電力、靶場等系統守時要求。

參考文獻：

［1］李玉峰，韓曉紅，劉洋，等.基于FPGA的高速數據采集系統的實現與性能分析［J］.電子器件，2012，35（6）：709-712.

［2］楊永標，楊曉渝，周捷.利用FPGA實現GPS失步下精確守時［J］.電力系統自動化，2007，27（7）：109-112.

［3］黃翔，江道灼. GPS同步時鐘的高精度守時方案［J］.電力系統自動化，2010，34（18）：75-77.

［4］李倩，戰興群，王立瑞，等. GPS/INS組合導航系統時間同步系統設計［J］.傳感技術學報，2009，12，22（12）：1752-1756.

［5］魏豐，朱廣偉，王瑞清，等.一種GPS校準的數字式高精度守時鐘［J］.儀器儀表學報，2011，4，32（4）：920-925.

［6］王麗秋.基于LEA-5T的快速高精度授時系統［J］.現代電子技術，2012，21，35（21）：184-186.

［7］趙東艷，原義棟，石磊，等.用于智能電網建設的北斗/GPS高精度授時方案關鍵技術［J］.電網技術，2013，9，37（9）：2621-2625.

［8］梁軍，冉建華.基于單片機的秒脈沖誤差測量系統設計［J］.艦船電子工程，2010，30（4）：178-180.

［9］張鵬，杜彬彬，任勇峰.基于FPGA的超聲數據采集裝置的設計與實現［J］.電子器件，2014，37（1）：81-84.

［10］王劍.基于FPGA的高速多路同步數據采集系統［J］.科技視界，2013，27：42-43.

［11］原魁，何文浩，肖晗.基于FPGA的嵌入式圖像處理系統設計［M］.北京：電子工業出版社，2013：77-97.

王軍（1979-），男，漢族，江蘇蘇州人，蘇州科技學院電子學院，博士，主要研究方向為光電測控技術與儀器，wjyhl@ 126.com；

王磊（1991-），男，漢族，江蘇鹽城人，蘇州科技學院電子學院，碩士，主要研究方向為智能信息處理技術，demowl@ 163.com。

Distributed Pilot Pattern for Underwater Acoustic Communication System*

GU Chen1，MENG Qinggong1，SHU Feng1，2，3*，WANG Jin1，XU Yanqing1，QIAN Zhenyu1，WEI Yuan1，LU Jinhui1

（1.School of Electronic and Optical Engineering，Nanjing University of Science and Technology，Nanjing 210094，China；2.National Mobile Communications Research Laboratory，Southeast University，Nanjing 210096，China；3.Ministerial Key Laboratory of JGMT，Nanjing University of Science and Technology，Nanjing 210094，China）

Abstract：In frequency-selective underwater acoustic channel based on orthogonal frequency division multiplexing （OFDM），conventional pilot pattern cannot achieve a better channel estimation performance. To avoid this poor situ?ation，we proposed a random distributed pilot pattern，this pattern effectively reduces the frequency selective fading impact by placing pilot symbols such that distance between any two adjacent pilot symbol being larger than or equal to coherent bandwidth. From our simulation results，we find the proposed distributed pilot pattern has a better bit er?ror rate performance compared to conventional equi-spaced and consecutive patterns.

Key words：underwater acoustic channel；orthogonal frequency division multiplexing；frequency-selective fading；pilot pattern；bit error rate（BER）

doi：EEACC：781010.3969/j.issn.1005-9490.2016.01.029

收稿日期：2015-03-18修改日期：2015-04-15

中圖分類號：TN967.2

文獻標識碼：A

文章編號：1005-9490（2016）01-0140-04