對PSO結構的設計與優化

嚴 偉 時廣軼 常 瑩 北京大學 北京 100084

?

對PSO結構的設計與優化

嚴 偉 時廣軼 常 瑩 北京大學 北京 100084

【文章摘要】

本文基于低功耗電源門控技術，提出了通過分簇的方式改變PSO安放結構，并對局部的PSO采取常關的一個狀態。進一步減小門控單元本身的消耗功率。本文中對整個電源門控分簇，采用的中等粒度的插入方式，得到了三種關鍵因素同時優化的結果。

【關鍵詞】

電源關斷;IR壓降;功耗

1 電源關斷技術的簡介

在布局布線的時候，使用后端工具通過在模塊的頂部或底部設計Power Switch開關，可以關斷一段時間內不工作的模塊供電。這樣做可以使模塊進入休眠模式，此時的漏電流很小即功率也會很小。激活時，通過保持寄存器的記憶狀態，可以使模塊快速的恢復到關斷錢的狀態。這就是電源門控的概念。

電源門控的方式分為細粒度和粗粒度兩種方式。細粒度的電源門控方式其電源開關位于單個標準單元內部；粗粒度的電源門控方式其電源開關位于標準單元外。前者會增加面積的消耗。可行性較低；后者則存在較大的電壓降以及過大的過沖電流的危險。設計者需要優化電源門控的數量以及位置來優化整個電源網絡的設計。

2 采用PSO方法電源規劃設計的評價方法

2.1IR壓降，EM效應和占用的布局布線資源

IR壓降即指由于電源Pad到它所供電的邏輯單元之間存在等效電阻而導致電源或地網絡電壓下降或者升高的一種現象。IR壓降會導致邏輯門的錯誤并且降低芯片速度。所以IR壓降電源規劃要考慮的重要因素。電遷移是由流經金屬線與通孔平均電流引起一種直流現象。這是深亞微米電源網絡設計中出現另外一種重要問題。雖然EM可能會造成電源網格中電路開路或短路，但最常見影響還是電源網絡路徑中電阻值增加，由此引起IR壓降或地線反彈，從而影響到芯片時序。此外要考慮的是布局布線的資源。PSO的放置的位置和數量都將占用整個設計的布局資源，會導致芯片成本的增加。而電源網絡的金屬線則會占用布線資源，造成布線的擁堵問題。所以布局布線的資源占用也是電源規劃中需要考慮的重要方面。

3 針對項目設計PSO

本文使用的分析工具是Candence公司推出的voltus，它可以讓電網輸送更多的電流，以便驅動各個邏輯門。Voltus可以分析哪些邏輯門區域電壓不夠。voltus在功耗分析過程中中，通常需要四個步驟：1.計算漏電流、開關電流和內部電流;2.進行分析，進行電壓降、電遷移檢查等;3.進行布局優化;4.如果電壓下降太多，時序就會發生變化。所以平衡電壓和時序，使設計完全收斂。三種結構的示意圖如下,其中第三版的優化版是跳躍的row是5。

三種電源網絡的PSO結構使用的基本條件都是一致的，即同樣的lib，SPEF，同樣的頻率，以及開關轉換率等。此次的電源網絡的研究是僅僅改變PSO的結構就可以達到結果的優化。

3.1三種結構的關鍵因素對比分析

所占金屬的密度和水平豎直方向的布線擁塞有關：更少的PSO單元可以釋放更多的面積進行放置標準單元并進行優化。更少的布線密度可以釋放更多的布線資源。我們可以看出優化后的結構03擁有更小的金屬層密度，但是與結構1的布線密度相同。

3.2動態壓降門控壓降以及功耗的分析對比

動態壓降根據數據得出結構2有最小的動態壓降為3.33%，但是卻比結構1多出了1690個pso單元。這樣會占用很多布局資源。結構3優化版的壓降4.11%是與結構1相比有2.33%的Static Drop的提高，同時又有更優的布局布線資源的節省。結構3的壓降是5.44%。從以上的分析中我們也可以得到結論：動態壓降違規與PSO單元所占布局百分比和結構有很大的關系。

門控壓降是指本身PSO所消耗的那部分電壓，報告得出內部功耗壓降都是保持在ARM推薦的5%以內。從結構1到結構3優化版分別為3.36%，2.46%，4.55%和3.18%。

靜態功率上來看，結構3優化版較結構1也有所提高。結構1到結構3優化版分別是1835mw，1701mw，1788mw和1805mw。

結論從占用布局布線資源和IR Drop的綜合分析得到結論第三版本的設計最優，驗證了通過改變PSO的安放位置就可以達到優化功耗的結果，同時滿足了時序和面積折中的最佳效果。

【參考文獻】

[1]Michael Keating.Low Power Methodology Manual For System-on-Chip Design [M].USA Synopsys' Inc &ARM Limited, 2007.

[2]曾曉洋．騰興寧.SOC低功耗設計方法研究[D]．上海：復旦大學,2008.

[3]梁允萍．章成昱等．數字IC低功耗設計綜述[J]．硅谷,2009,10: 23-24.

表　密度對比