基于FPGA+DSP自適應干擾抑制VHF接收機研制

王文益，張鵬飛，胡鐵喬，鐘倫瓏，石慶研

（中國民航大學智能信號與圖像處理天津市重點實驗室，天津　300300）

?

基于FPGA+DSP自適應干擾抑制VHF接收機研制

王文益，張鵬飛，胡鐵喬，鐘倫瓏，石慶研

（中國民航大學智能信號與圖像處理天津市重點實驗室，天津300300）

摘要：針對民航地空通信易受到無線電干擾的問題，通過合理選用現場可編程邏輯門陣列（FPGA）和數字信號處理器（DSP）搭建盲自適應干擾抑制接收機的信號處理平臺，再配以具有VHF信號接收功能的射頻前端電路和音頻處理模塊，實現接收、干擾抑制和解調的功能。其中信號處理平臺主要包括：基于復數EASI算法的盲自適應干擾抑制、監視等核心模塊。測試結果表明，與常規電臺相比，盲自適應干擾抑制接收機能夠有效地抑制AM、FM等多種干擾，輸出清晰的話音信號。

關鍵詞：盲源分離；地空通信；干擾抑制；DSP；FPGA

民航VHF（甚高頻）地空通信電臺是工作在118～ 136.975 MHz甚高頻頻段，采用DSB-AM（帶載波雙邊帶幅度調制）半雙工的方式，是民航地空通信的主要手段。隨著中國民用航空事業的迅速發展，民航通信信號受到干擾的情況時常出現。由于干擾信號的頻譜與AM有用信號頻譜發生混疊，且干擾源具有隨機性和未知性，因此單純使用傳統時域和空域濾波器不能將其濾除。

文獻[1]利用基于非線性最小二乘的恒模信號估計算法，提取恒模干擾信號，將去載波信號與干擾信號相減得到去載波的AM信號。文獻[2]利用雙天線接收信號，通過恒模陣列處理和自適應干擾對消器，消除恒模干擾信號。此兩種方法只能消除恒模干擾，對于非恒模信號沒有干擾抑制效果。本文采用的盲信號處理方法是在傳輸信道特性和信源未知的情況下，只利用接收天線輸出信號重構源信號，與信號本身是否為恒模信號無關。目前盲信號處理在通信系統、語音增強、醫學信號處理和圖像識別中已經有了廣泛的硬件實現[3-5]?？紤]到地空通信系統中干擾信號與有用地空通信信號統計獨立，且系統本身信噪比較高的特點，本文將理論分析與實際硬件平臺相結合，借助FPGA+DSP硬件開發平臺，基于復數EASI算法設計并實現了能夠抑制任意形式干擾的民航VHF接收機。

1　盲信號分離

1.1盲信號分離

盲信號分離算法中，基于線性混合模型的接收信號可用下面的混合方程描述為

其中：s（k）= [s1（k），s2（k），…，sn（k）]T為n個源信號構成的n維向量；x（k）= [x1（k），x2（k），…，xm（k）]T為m維觀測數據向量，其元素是各個傳感器得到的輸出；m×n維矩陣A稱為混合矩陣，其元素表示信號的混合情況。式（1）的含義是n個源信號通過混合得到m維觀測數據向量。盲信號分離[6]問題的提法是：在混合矩陣A和源信號未知的情況下，只根據觀測數據向量x（k）確定分離矩陣W，則變換后的輸出為

其中：y（k）為源信號向量s（k）的估計。

1.2EASI盲分離算法

在對信號進行分離前，一般需對信號進行白化預處理。假設白化矩陣為Q（k），則在線白化算法的迭代公式為

其中：z（k）= Q（k）x（k）為白化后的信號；λ（k）為迭代步長；I為單位矩陣。

對信號進行白化處理后，進入信號的分離過程，該過程的關鍵是確定一個線性的變換矩陣B（k），使得變換后的輸出分量y（k）= B（k）z（k）盡可能獨立。自然梯度盲分離算法[7]迭代公式為

式中qn（yn）表示第n個源信號的概率密度函數，但實際上該函數無法獲得，因此一般用非線性函數代替。對于通信信號的盲分離，由于通信信號一般為亞高斯信號，因此可選擇的非線性評價函數為[8]

由于對觀察信號白化后，總的混合矩陣具有正交性，因此在迭代過程中可對分離矩陣B做正交性約束，同時結合白化過程使得分離矩陣W = BQ，并在忽略λ2（k）項的條件下，得到EASI算法[9]

文獻[9]給出了歸一化的復數EASI算法為

對比式（6）和式（7）可以看出，實現式（7）需要實現除法，這在FPGA中需要占用大量資源。對式（6）和式（7）進行MATLAB仿真，分別計算經過干擾抑制和包絡檢波解調后的數據與原始語音信號的相關系數，兩種實現方式都能達到很好的干擾抑制效果。此外，在信號處理平臺中對兩種算法進行硬件實現，干擾抑制效果與Matlab仿真結果一致，但式（7）比式（6）占用大量資源，具體資源占用情況對比如表1所示。因此本文采用式（6）實現盲信號分離算法。

表1　FPGA資源占用情況Tab.1 FPGA resource usage

2　盲自適應干擾抑制接收機設計

2.1接收機整體框架

在本文中假設信號源的個數為2，即只有一個信號源和一個干擾源，因為民航VHF空管地空通信很少發生同時出現多個干擾源的情況。在通常的研究工作中，我們都假定混合矩陣是非奇異的，也就是說，信號的混合是良態的。但在沒有干擾發生的情況下，源信號通過奇異的混合矩陣混合在一起，觀測信號是病態的，而大部分的盲處理算法對于病態的混合數據無效，因此在算法處理前需判斷信號源的個數。本文設計的接收機是基于雙通道的，當兩路通道的相關系數大于閾值時，信號源個數為1，接收機工作在常規解調模式，直接對接收信號進行常規解調；當兩路通道的相關系數小于閾值時，信號源個數為2，接收機工作在干擾抑制模式，利用干擾抑制算法對接收信號進行干擾抑制后再進行常規解調。

盲干擾抑制VHF地空話音通信接收機主要由天線、射頻前端、數字信號處理、音頻處理4大部分組成，系統框圖如圖1所示。天線接收的信號為載頻118～136.975 MHz的管制音和同頻帶的任意干擾信號（其中管制話音信號與干擾信號來向不同），接收端的兩個天線間距小于半個波長，接收信號經射頻前端處理后輸出50 kHz的中頻信號，兩路中頻信號送入基帶數字信號處理平臺進行算法處理，完成干擾抑制。信號處理主要包括Hilbert變換、監視模塊、EASI盲分離算法、通道切換和解調濾波等模塊。解調后的信號經AIC23編解碼器D/A變換后輸出管制語音。

圖1　盲干擾抑制地空話音通信接收機框圖Fig.1 Block diagram of air-ground voice interference suppression com m unication receiver based on BSS

2.2信號處理平臺

FPGA擁有強大的并行處理能力，集成度高，應用范圍寬，體系結構和邏輯單元靈活，可作為高計算復雜度實時信號處理系統的硬件平臺。TMS320C67xxDSP擁有高速的浮點運算處理能力、高效的指令集、大范圍的尋址能力、大容量的片內存儲器和出色的對外接口能力，特別適用于對運算能力、存儲量以及對數據動態范圍和精度要求比較高的應用場合。本文將理論分析與實際硬件平臺相結合，借助FPGA+DSP硬件開發平臺，利用盲信號處理方法對信號進行分離和提取。

信號處理平臺硬件框圖如圖2所示，實物圖如圖3所示。數字信號處理是整個通信系統的最核心部分，起到了承上啟下的作用，在此平臺中完成干擾信號和有用信號的分離，并解調濾波輸出有用的管制語音信號。在綜合成本、功耗、體積、性能等諸多因素之后，選用Xilinx公司的Vertex V FPGA XC5VSX50T[10]來編程，在線實現盲干擾抑制算法，該款芯片為65 nm工藝的器件，擁有高達33萬個邏輯單元，超大的容量保證了算法實時實現的可行性。DSP選取的是TI公司的高速DSP浮點處理器TMS320C6713[11]，其主頻為300 MHz，處理能力達2 400 MIPS。

圖2　信號處理平臺硬件框圖Fig.2 Hardware b lock diagram of signal processing platform

圖3　信號處理平臺實物圖Fig.3 Signal processing platform

3　盲信號分離算法的FPGA實現

數字信號處理算法在MATLAB仿真實驗中通常采用的是雙精度浮點數值，而在硬件實現中，雖然FPGA已能實現浮點運算，但浮點運算需更高的時鐘和更多的資源，很少有實際系統采用。本文輸入輸出信號采用的是16位的定點數值。硬件程序設計時采用模塊化的方法，其中盲自適應干擾抑制在FPGA中實現，包括：下變頻、濾波抽取、Hilbert變換、EASI盲分離算法、解調濾波和AIC23模塊配置等。

圖4　EASI盲分離算法硬件結構Fig.4 Hardware block diagram of EASI-BSS algorithm

復數EASI盲信號分離算法硬件結構如圖4所示，圖4所示的復數EASI盲信號分離模塊對輸入數據處理過程如下：經過正交變換后得到兩路數據x1（k）、x2（k）；由復數EASI盲分離算法獲得分離矩陣W（k）；將正交變換后的數據與分離矩陣W（k）復乘得到源信號的兩路估計y1（k）、y2（k）。根據式（5），令a=0，得到非線性評價函數為y3，λ取固定值2-14。對比實現式（6）和式（7）的資源占用情況，如表1所示。

4　干擾抑制性能測試及結果分析

對接收機的干擾抑制性能進行測試，測試條件一如下：通過HP 8657B信號發生器生成載頻118 MHz，調制度為80％，功率為0 dBm的AM管制語音信號；通過ROHDE&SCHW ARZ SMH信號發生器生成頻率118 MHz，頻偏15 kHz，功率為0 dBm的FM廣播信號。將雙通道射頻前端作為信號處理平臺兩路A/D的輸入。如圖5所示為利用ChipScope軟件觀察系統話音的輸出結果。

圖5　抗干擾接收機抑制干擾性能測試（FM干擾）Fig.5 Perform ance testing of anti-interference receiver（FM -interference）

測試條件二如下：通過HP 8657B信號發生器生成載頻118 MHz，調制度為80％，功率為0 dBm的AM管制語音信號；通過ROHDE&SCHW ARZ SMH信號發生器生成頻率118 MHz，調制度為80％，功率為0 dBm 的AM音樂信號。將雙通道射頻前端作為信號處理平臺兩路A/D的輸入。如圖6所示為利用ChipScope軟件觀察系統話音的輸出結果。

圖6　抗干擾接收機抑制干擾性能測試（AM干擾）Fig.6 Perform ance testing of anti-interference receiver（AM -interference）

由解調輸出波形結果可知，對混合信號直接解調時輸出信號與原始話音信號相差較大，而經過干擾抑制處理后輸出的話音信號與原始話音基本一致，實現了干擾抑制的功能。

本文使用OTE公司的GTR100/25常規電臺作參考，人為地添加同一頻段的AM或FM調制干擾信號，實測結果表明常規電臺在干信比大于-5dB時已不能正常工作。本文通過改變有用信號與干擾信號的功率比和干擾信號的調制方式，對比接收機干擾抑制模式和常規解調模式的輸出話音信號，其結果分別如表2和表3所示。以上兩種方式均證明了EASI盲信號分離干擾抑制VHF地空話音通信接收機可以抑制多種干擾并取得很好的干擾抑制效果。

表2　抗干擾接收機性能測試（FM干擾）Tab.2 Perform ance contrast between anti-interference and conventional receivers（FM -interference）

表3　抗干擾接收機與常規接收機性能對比（AM干擾）Tab.3 Perform ance contrast between anti-interference and conventional receivers（AM -interference）

5　結語

本文在基于FPGA+DSP的數字信號處理平臺上完成了盲自適應干擾抑制VHF地空話音通信接收機的設計與實現。在設計的過程中結合FPGA和DSP的特點，合理地分配了FPGA和DSP的功能及資源，在FPGA中實現了盲自適應干擾抑制算法，在DSP中完成了干擾檢測功能。系統測試表明：盲自適應干擾抑制接收機能夠有效地抑制多種干擾，明顯地提高話音通信質量。

參考文獻：

[1]吳仁彪，王心鵬，胡鐵喬，等.單通道恒?？垢蓴_民航VHF接收機設計與實現[J].中國民航大學學報，2014，32（2）：1-5.

[2]胡鐵喬，吳勇，吳仁彪，等.雙通道恒模干擾抑制VHF接收機設計與實現[J].中國民航大學學報，2015，33（1）：13-18.

[3] CHARAYAPHAN CHAROENSAK.A single-chip FPGA design for realtime ICA-basedblind source separation algorithm[J].IEEEInternational Symposium on Circuitsand Systems，2005，6：5822-5825.

[4] HUANG W EICHUNG，HUNG SHAOHANG，CHUNG JENFENG.FPGA Implementation of 4 -Channel ICA for On -line EEG Signal Separation[C]//Biomedical Circuits and Systems Conference，2008：65-68.

[5] BAI HANDONG，ZHOU ZHIGUO，HE JING，et al.FPGA Implementation of ICA Algorithm for Adaptive Noise Canceling[C]//3rd International Conference on Awareness Science and Technology，2013：452-456.

[6]張賢達，保錚.盲信號分離[J].電子學報，2001（12）：1766-1771.

[7] CICHOCKIA，UNBEHAUEN R，MOSZCZYNSKIR，et al.A New Online Adaptive Learning Algorithm for Blind Separation of Source Signals [C]//Proc ISANN94，1994：406-411.

[8]付衛紅，楊小牛，劉乃安，等.基于步長最優化的EASI盲源分離算法[J].四川大學學報，2008，40（1）：118-121.

[9] CARDOSOJF.Equivariantadapativesourceseparation[J].IEEETransaction on Signal Processing，1996，44：3017-3029.

[10]XilinxVirtexVdatasheet[EB/OL].[2014-10-26].http：//www.xilinx.com/ support/documentation/virtex-5.htm.

[11]TMS320C6713B Floating-Point Digital Signal Processor，SPRS294B [Z].Texas Instruments Incorporated，2006.

（責任編輯：楊媛媛）

Design and im plem entation of blind adaptive interference suppression VHF receiver based on FPGA+DSP

W ANG W enyi，ZHANG Pengfei，HU Tieqiao，ZHONG Lunlong，SHIQingyan
（Intelligent Signaland Image Processing Key Lab of Tianjin，CAUC，Tianjin 300300，China）

Abstract：Aiming at the problem thatair-ground communication of civilaviation is easily disturbed by radio interference，the reasonableselection of field-programmablegatearray（FPGA）and high-speed digitalsignalprocessor（DSP）are introduced to build a signalprocessing platform with interference suppression receiverbased on blind source separation（BSS），couplingwith the signal receiving circuitwith RF frontend which can receive VHF signaland audio processing module.The signal processing platform mainly includes a real-time complex equivariant adaptive separation via independence（EASI）interference suppression algorithm core components.Compared with a normal receiver which is showed in the test results，the adaptive interference suppression receiver can suppressAM or FM interferencemoreeffectively and outputclearer voice signal.

Key words：BSS；air-ground communication；interference suppression；DSP；FPGA

作者簡介：王文益（1980—），男，湖北襄陽人，副教授，博士，研究方向為自適應信號處理、衛星導航.

收稿日期：2014-10-31；修回日期：2014-12-22基金項目：天津市科技支撐計劃重點項目（10ZCKFGX04000）；國家自然科學基金項目（61172112，61271404，61471363）；中央高校基本科研業務費專項（3122014B001）

中圖分類號：TN911.7

文獻標志碼：A

文章編號：1674-5590（2016）01-0010-05