無電不歡

張平

對電源供電的需求，在功耗1W的智能手機處理器和200W級別的高性能服務器處理器上同樣存在，甚至對功耗高達15kW的處理器也是如此。為了保證處理器能夠運行在設計頻率下并發(fā)揮正常性能，現(xiàn)代處理器中的每個晶體管和相關電路都需要運行在合適的電壓下。如果電壓太低，那么處理器的速度就會降低，數(shù)據(jù)計算可能會出錯，這會影響處理器的穩(wěn)定性，甚至出現(xiàn)故障。

由于硅的特性，在現(xiàn)有工藝下處理器大多工作在1V左右的電壓下。如果采用FinFET或者其他先進技術的處理器，額定電壓范圍一般在650mV～1.2V之間。創(chuàng)新的電路設計可以使用接近晶體管閾值電壓的電源電壓，英特爾近期產(chǎn)品采用的閾值電壓證明了這一點。一個非常重要的技術特性是：開關電路（比如處理器）的功耗與電壓的平方成正比，因此降低電壓對提升能耗比效率非常關鍵。這會導致一個兩難的情況：電壓需要足夠高以避免出錯，但是又不能太高，這樣會導致功耗無法控制。

另外在1V左右的電壓下，如何處理如此巨大的電流也是一個難題。目前高端服務器處理器的功耗在200W左右，這意味著處理器和相關配套電路需接受200A的電流才能正常工作。當然對現(xiàn)代處理器而言，由于不同的電壓域和電源域的存在，實際情況還要復雜很多。但有一個數(shù)據(jù)是非常明確的，就是在功耗基本不變的情況下，降低電壓意味著增大電流。如果將200W處理器的工作電壓降低至0.75V，那么相應的工作電流則會提升至267A。不僅如此，對一些規(guī)模更大的芯片比如GPU而言，其TD P功耗更高，可達450W～600W，因此其電流數(shù)值更為夸張。

在傳輸電能時，一般會使用較高的電壓和較低的電流，這是因為較低的電流可以降低線路電阻的損耗，這也在很大程度上降低了成本以及電阻帶來的熱量。電阻熱損失和電流的平方成正比，因此增加電壓減少電流會降低電阻熱損失，這也是目前高壓輸電和特高壓輸電的原理之一。一些大型數(shù)據(jù)中心在服務器內(nèi)部的電壓是12V，只有一些新的數(shù)據(jù)中心使用48V傳輸電能以提高效率，尤其是那些功耗非常高的產(chǎn)品。

上述所有因素形成了現(xiàn)代處理器供電所需要面臨的綜合問題：在整個系統(tǒng)中既要以較高電壓運輸電能以維持較高的傳輸效率，還需要轉換至一個較低且又不那么低的電壓并保持穩(wěn)定，以維持處理器計算的穩(wěn)定和可靠。由于各種物理條件限制，人們不得不在狹窄的區(qū)域內(nèi)輾轉騰挪，以獲取最好的供電效果。

處理器所需要的供電網(wǎng)絡

對于處理器來說，供電所需要的網(wǎng)絡是一個完整的系統(tǒng)，從主電源開始一直延伸至處理器的供電模塊，最終抵達每個需要執(zhí)行計算的晶體管。對臺式機而言，這個轉換過程是從110V或者220V的交流電轉換為12V的直流電，電流將從主板的電源接口分配至所有部件。對手機或者筆記本電腦而言，情況比較復雜，比如這些設備往往會使用3.7V的直流輸出，因此不存在交流到直流的轉換，只是電壓的提升（或者降低）。但考慮到電流在12V時最高可達20A～30A，因此這里的直流降壓效率相比從高壓的交流電轉換至直流電要低一些。

對于標準處理器而言，電壓調節(jié)模塊（VRM）的轉換電壓約為1V。V R M一般被放置在靠近處理器的地方，這樣電源傳輸大多使用的是主板上的12V信號，較高的電壓會降低損耗。1V電源在主板上只傳輸很短的距離，從主板上處理器電源轉換模塊出發(fā)，通過處理器接口的一組凸點（或者處理器上的針腳）進入處理器本身。處理器包含一個從凸點伸出的電源網(wǎng)，并使用各種金屬互聯(lián)層向處理器上的晶體管輸送電源。主板電壓調節(jié)器的速度相當慢，工作頻率在1M H z左右，這意味著V R M只能每微秒調整一次輸出電壓。

基于英特爾的系統(tǒng)遵循同樣的原則，但在電力輸送方面多了一個特殊的處理階段。這就是英特爾在很多處理器中集成的FI VR或全集成電壓調節(jié)器。FIVR或者類似功能的部件被集成在處理器內(nèi)部，并向不同塊的幾十個電源軌提供電能。從Haswell開始，大多數(shù)服務器處理器都使用了FIVR，同期的Haswell和Broadwell客戶端處理器也同樣開始使用FIVR，直到前不久的Ice Lake和Tiger Lake。在這些系統(tǒng)中，主板VRM將12V（或48V）信號轉換為約1.8V，從V R M傳輸，穿過主板、插座和處理器引腳，進入FIVR。FIVR負責電源轉換的最后階段，最終將電壓從1.8V左右降至1V左右，這取決于特定模塊的電源軌的參數(shù)。值得注意的是，Skylake和其衍生處理器產(chǎn)品不使用FIVR。

FIVR有一個顯著的優(yōu)點，從主板V R M輸送到處理器的電壓大約是傳統(tǒng)系統(tǒng)的兩倍。使用更高的電壓可以在相同功耗下使電流降低至之前的一半，這不但可以減少電源引腳的數(shù)量，還能夠在一定程度上提高效率。缺點是電壓轉換從來都不是100%有效的，即使FIVR效率再高，它的電壓降低也會帶來一些功耗損失和額外的熱能。在這里，降低電能傳輸損失和降低電能轉換損失之間存在一個平衡點，這在很大程度上取決于具體的情況。對于功率較高的處理器來說，由于電流需求巨大，因此降低電能傳輸損失帶來的能源節(jié)省更為明顯，反之則降低電能轉換損失更為重要。此外，由于集成在C P U中并采用較高級的工藝，F(xiàn)IVR的速度非常快—它的工作頻率為140M H z，比主板的VRM快兩個數(shù)量級。

還不夠快的供電電路

FI VR采用如此高的頻率運作，其背后的原因是現(xiàn)代處理器電源傳輸所面臨的最大挑戰(zhàn)，那就是傳統(tǒng)專注于穩(wěn)態(tài)功率和熱特性（如TDP）的功耗、電源工作思路，很大程度上低估了電源傳輸問題的嚴重性。舉例來說，現(xiàn)代處理器是動態(tài)的，它們的行為會根據(jù)工作負載而改變。當單個晶體管開關時，它需要相對較小的電流。然而，如果許多晶體管同時開關，總的電流消耗會變得很大，并在片上電源上產(chǎn)生噪音。在CPU或GPU這樣大規(guī)模、高頻率芯片中，晶體管的開關數(shù)量在不同周期中會有很大變化。當CPU內(nèi)核開始執(zhí)行AVX512乘積運算時，其耗電量要比簡單執(zhí)行整數(shù)運算大得多。同樣，動態(tài)電壓和頻率調整系統(tǒng)（DVFS）將根據(jù)工作負載或操作條件的變化，即時改變處理器頻率和電壓。這些突然出現(xiàn)的電流峰值會導致電壓暫時下降。