環路濾波器中運放參數對鎖相環性能影響分析

張大鶴

(中國電子科技集團公司第五十四研究所，河北 石家莊 050081)

?

環路濾波器中運放參數對鎖相環性能影響分析

張大鶴

(中國電子科技集團公司第五十四研究所，河北 石家莊 050081)

摘要為了研究鎖相環路濾波器中運算放大器的非理想性的影響，分析了運算放大器的單位增益帶寬、等效輸入噪聲電壓密度、輸入噪聲電流密度、轉換速率、輸入輸出電壓范圍、穩定性、輸入偏置電流和電源抑制比等參數，以及這些參數對鎖相環的相位噪聲、雜散和穩定性等指標的影響。對部分理論分析結果進行了試驗驗證，試驗結果與理論分析基本一致。

關鍵詞鎖相環；運算放大器；頻率合成；相位噪聲；相位余量；雜散

0引言

頻率合成器當前廣泛采用鎖相頻率合成的方式。各種鎖相環中，應用最廣泛的是電荷泵鎖相環[1]，其有電壓型和電流型2種形式。為了保證電壓型電荷泵鑒相器的輸出電壓恒定[1]，或者擴展電流型電荷泵鑒相器的控制電壓輸出范圍，經常需要使用運放來搭建有源環路濾波器。

運放的部分參數對于鎖相環的性能指標有很大影響。而在鎖相環設計過程中，運放的大部分參數不便仿真，設計時往往將運放理想化，導致很多問題未能預見，嚴重影響了設計質量。當前，國內尚未發現這方面進行綜合分析的文章，進行理論分析很有必要。

本文對運放部分參數的影響進行理論分析，提出了運放選型和電路設計的要點，并設計試驗方案對分析結果進行驗證。

1運放參數對鎖相環影響的原理

以電流型電荷泵鎖相環為例，一個典型的二階有源環路低通濾波器主要由運放、積分濾波器和輔助低通濾波器組成，電路圖如圖1所示。

圖1　典型二階有源環路低通濾波器電路

運放有多個參數，下面主要對影響較大的幾個參數進行分析。

1.1單位增益帶寬(fT)

實際運放的直流增益雖然很大，但其開環-3 dB帶寬非常小，通常只有幾～幾十 Hz[2]。隨著頻率的提高，運放的增益迅速下降。運放的增益降到1時的頻率稱為運放的單位增益帶寬(fT)。

在有源環路低通濾波器中，如果運放的增益不足，則環路低通濾波器的理想積分作用不能實現，環路無法實現對參考信號相位的正常跟蹤，甚至造成環路失鎖。所以，應當選用fT足夠的運放，其fT應遠大于環路的設計帶寬。

在有源環路低通濾波器中，運放的增益對阻帶抑制度影響很大。頻率超過fT后，運放的增益降到1以下，則阻帶抑制接近消失。對高頻干擾有抑制需求時，可選用fT遠大于干擾頻率的運放，或者視情況增加輔助低通濾波器。

1.2等效輸入噪聲電壓密度(vn)

運放的輸出噪聲電壓直接調制到VCO的輸出，疊加到VCO的相位噪聲中。VCO的數學模型為：

ω=ω0+Kvu(t)。

(1)

通過式(1)可以推導出，開環狀態下，在頻偏f處，理論上輸出噪聲電壓vn(f)在VCO上產生的相位噪聲P(f)為：

(2)

由式(2)可見，運放的輸出噪聲電壓造成的影響與VCO的壓控靈敏度和噪聲的偏移頻率相關。

環路鎖定后，環路帶寬內的VCO噪聲由于受到環路反饋的抑制，通?？梢院雎?，應主要考慮環路帶寬附近和環路帶寬以外的相位噪聲影響。

1.3輸入噪聲電流密度(in)

運放的輸入噪聲電流不直接調制到VCO的輸入端，而是通過環路濾波器的積分作用，轉化成噪聲電壓，間接調制到VCO上。對于環路帶寬外的噪聲被環路低通濾波器濾除，主要影響環路帶寬內的相位噪聲。

1.4轉換速率(SR)

運放的轉換速率SR是指放大電路在閉環狀態下，輸入為大信號時，輸出電壓對時間的最大變化速率。其定義[4]為：

(3)

有源環路濾波器中，運放的輸出電壓提供給VCO調諧使用，所以SR是鎖相環的換頻時間的一個限制條件。鎖相環的最短換頻時間Δtmin滿足：

(4)

式中，vT為VCO的調諧電壓。

1.5輸出電壓范圍

大部分運放的輸出電壓范圍不能接近供電電壓區間。如果VCO需要的調諧電壓已經接近運放的供電電源電壓，則應該考慮選用具有電壓軌到軌(Rail-to-Rail)輸出的運放。

1.6輸入電壓范圍

與輸出電壓范圍類似，大部分運放的設計輸入電壓范圍不能接近供電電壓區間。如果輸入電壓超出該范圍，可能影響指標，甚至造成輸出反向而無法工作。

為了保證環路正常捕捉，如果失鎖條件下鑒相器的輸出電壓可能接近運放的供電電源電壓，可以考慮選擇可支持該輸入電壓的運放，或者在電路設計時采用調整預置電壓、減小電荷泵的輸出電流等措施來保證運放的輸入電壓不超范圍。

1.7開環電壓增益參數

運放的開環電壓增益參數可以用波特圖來描述。有源環路濾波器作為一種閉環反饋系統，必然存在穩定性的問題。當運放的相位余量不足時，系統容易發生不穩定的情況。

目前商業化集成運算放大器內部基本上都進行了頻率補償，但不一定都能保證在深度負反饋條件下穩定工作[2]。

有源環路濾波器設計時，應參考運放的波特圖，選用穩定性好的型號，工程上應保證運放在單位增益時相位余量至少在20°以上[5]。也可以考慮電路中增加相位補償的方式，保證運放穩定工作。

1.8增益帶寬積(GBW)

鎖相環路的相位余量不足時，系統容易發生不穩定的情況，在環路帶寬附近的相位噪聲曲線會出現鼓包，輸出頻譜變差[6]。運放自身參數帶來的相移直接影響到環路的相位余量。

對于具有相對恒定增益帶寬積GBW的運放來說，GBW≈fT。如果環路帶寬為LBW，則運放帶來的相移為[7]：

φ=arctan(LBW/GBW)。

(5)

也就是說，環路的相位余量減少φ度，設計時應計算在內。

1.9輸入偏置電流(ib)

輸入偏置電流ib是指運放正常工作狀態下輸入端吸收的電流。在鎖相環中，該電流需要由鑒相器的電荷泵提供，這樣就增加了電荷泵的輸出時間，加重了鑒相紋波干擾。

運放的ib與輸入電壓有關。BJT輸入級的運放的輸入偏置電流一般在nA級以上，甚至達到μA級，相對來說比較大。FET輸入級的運放，其輸入偏置電流大多在100 pA以下，基本上不造成影響。

鎖相頻率合成器中，為了抑制鑒相紋波干擾，可以考慮選擇fT遠高于鑒相頻率的運放。也可以在環路濾波器中增加一級或多級輔助低通濾波器進行抑制。

1.10電源抑制比(PSRR)

運放的供電電源存在噪聲和干擾時，運放會輸出來自電源的噪聲電壓，調制到VCO的輸出頻率上。

運放的電源抑制比PSRR定義為電源干擾電壓與運放輸出干擾電壓的比值[2]。PSRR一般隨干擾信號頻率升高而降低，頻率提供到一定程度后基本不再有抑制。

設計中主要需考慮環路帶寬附近和帶寬外的電源噪聲的影響。運放的供電電源噪聲較大時，可考慮選用高電源抑制比的運放。由于運放工作電流普遍很小，加強電源的濾波處理也很方便。

2試驗方案

為了驗證前面的分析，選擇了下面幾種運放進行試驗：ADI公司的AD8033ARZ、OP184ES、AD797ARZ和TI公司的OPA211AID。

受限于測試條件，本次試驗主要測試對于相位噪聲和雜散指標影響較大的幾個參數：單位增益帶寬(fT)、等效輸入噪聲電壓密度(vn)和輸入偏置電流(ib)。根據廠家提供的資料，其相關技術指標如表1所示。

表1　試驗選用運放的相關指標

試驗中，鎖相環路輸出頻率為10 GHz，鑒相頻率100 MHz。為了便于驗證，環路濾波器采用較為簡單的二階有源環路濾波器，環路帶寬50 kHz，相位余量60°，原理圖如圖2所示。

圖2　試驗電路原理

圖2中鑒相器選用ADI公司的ADF4106BRUZ。VCO選用Hittite公司的HMC512LP5E，輸出10 GHz時相噪-86 dBc/Hz@10 kHz、-110 dBc/Hz@100 kHz，壓控靈敏度為200 MHz/V，對應調諧電壓5 V。

3測試結果

相位噪聲與雜散指標的測試結果如表2所示。

表2　相位噪聲與雜散指標測試結果

3.1相位噪聲測試結果分析

總相位噪聲主要取決于鑒相器、VCO和運放的噪聲的疊加[8]。

(6)

測試結果表明，使用不同型號運放進行測試，環路帶寬內相位噪聲影響較小。環路帶寬附近和帶外相位噪聲差別較大，使用vn較低的運放時相位噪聲有明顯優勢。這些都與1.2節中的分析一致。

3.2雜散抑制測試結果分析

輸出雜散主要是鑒相頻率干擾[1]。測試結果表明，雖然AD797的ib較大，但是使用AD797時鑒相頻率干擾最小。根據1.1節中的分析，這是由于其fT高于本次試驗的鑒相頻率(100 MHz)，對鑒相頻率干擾有了一定的抑制。

使用AD8033時鑒相頻率干擾稍大，應該是由于鎖定后噪聲較差，導致電荷泵輸出時間變化造成的是整個環路反饋控制的綜合結果。

另外，使用AD797時，頻偏大約39 MHz處有高達-14 dBc的雜散。根據廠家提供的開環電壓增益參數圖，AD797不能保證單位增益下穩定工作，自激后帶來雜散，這與根據1.7節中的分析一致。

4結束語

分析了運放的多個參數對鎖相環路各項指標的影響，給出了相關公式，并通過試驗進行了驗證。文中是以常用的電流型電荷泵鎖相環、二階有源環路濾波器為例進行分析，但對于電壓型電荷泵鎖相環和其他有源環路濾波器形式也基本適用。

測試結果與理論分析結果基本一致。對于鎖相環路中運放的選型和有源環路濾波器設計具有一定的指導意義。

參考文獻

[1]王福昌，魯昆生.鎖相技術[M].武漢：華中科技大學出版社，1997.

[2]康華光，陳大欽.電子技術基礎：模擬部分(第4版)[M].北京：高等教育出版社，1999.

[3]LEE P.Low Noise Amplifier Selection Guide for Optimal Noise Performance[R].Analog Devices,2009：4-8.

[4]CARTER B,MANCINI R.運算放大器權威指南(第3版)[M].姚劍清，譯.北京：人民郵電出版社，2010.

[5]SIMPSON C.Linear Regulators:Theory of Operation and Compensation[R].National Semiconductor,2000:2-5.

[6]楊新功，宋慶輝.超寬帶低相噪頻率合成器的實現[J].無線電通信技術，2006，32(3)：39-41.

[7]Analog Devices Inc.Ultra-Fast Settling PLL with RF to 13 GHz[R].Analog Devices,2013:3.

[8]蔡鵬飛，李青平，楊懿，等.基于諧波混頻技術的寬帶頻綜的設計[J].無線電通信技術，2013，39(8)：73-75.

doi:10.3969/j.issn.1003-3106.2016.07.17

收稿日期：2016-04-25

中圖分類號TN722.7+7

文獻標志碼A

文章編號1003-3106(2016)07-0064-03

作者簡介

張大鶴 男，(1984—)，工程師。主要研究方向：頻率合成技術。

Analysis of Influence on PLL Performance by OP AMP’s Parameters in PLL Filter

ZHANG Da-he

(The54thResearchInstituteofCETC,ShijiazhuangHebei050081,China)

AbstractIn order to research the influence of OP AMP’s non-ideal characteristics in PLL filter,some parameters of OP AMP are analyzed,including unity-gain bandwidth,input voltage noise density,input current noise density,slew rate,input/output voltage range,stability,input bias current and PSRR.The influence of the parameters on phase noise,spurious rejection and stability of the PLL is deduced.An experiment is conducted in order to verify some of the theoretical results.Experiment results are generally coincident with theoretical ones.

Key wordsPLL;OP AMP;frequency synthesis;phase noise;phase margin;spurious

引用格式：張大鶴.環路濾波器中運放參數對鎖相環性能影響分析[J].無線電工程,2016,46(7):64-66,88.