基于FPGA的FM信號(hào)發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)

左盼盼，賽景波

（北京工業(yè)大學(xué)電子信息與控制工程學(xué)院，北京100124）

基于FPGA的FM信號(hào)發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)

左盼盼，賽景波*

（北京工業(yè)大學(xué)電子信息與控制工程學(xué)院，北京100124）

為提高FM信號(hào)發(fā)生器的頻率準(zhǔn)確度和穩(wěn)定度，并使其相關(guān)技術(shù)參數(shù)可調(diào)，設(shè)計(jì)了一種基于FPGA和直接數(shù)字頻率合成（DDS）技術(shù)的產(chǎn)生方法。系統(tǒng)通過(guò)上位機(jī)設(shè)置FM信號(hào)的調(diào)制參數(shù)，通過(guò)PCIE接口將上位機(jī)設(shè)置的FM信號(hào)控制字傳給FPGA，F(xiàn)PGA內(nèi)部通過(guò)控制DDS核來(lái)實(shí)現(xiàn)FM信號(hào)的產(chǎn)生。測(cè)試結(jié)果表明，F(xiàn)M信號(hào)的頻率精度高且穩(wěn)定性好，最高輸出載波頻率達(dá)40 MHz，幅度精度能達(dá)到5 mV。該FM信號(hào)發(fā)生器在軟件無(wú)線電、雷達(dá)目標(biāo)特征識(shí)別和雷達(dá)距離探測(cè)等領(lǐng)域具有廣闊的應(yīng)用空間。

調(diào)頻信號(hào)直接數(shù)字?jǐn)U頻現(xiàn)場(chǎng)可編程門陣列；數(shù)模轉(zhuǎn)化

直接數(shù)字式頻率合成技術(shù)是新一代的頻率合成技術(shù)，它采用數(shù)字控制信號(hào)的相位增量技術(shù)，具有頻率分辨率高，頻率切換快，頻率切換時(shí)相位連續(xù)和相位噪聲低以及全數(shù)字化易于集成等優(yōu)點(diǎn)而被廣泛采用［1］。近幾年超高速數(shù)字電路的發(fā)展以及對(duì)的深入研究，的最高工作頻率以及噪聲性能己接近并達(dá)到鎖相頻率合成器相當(dāng)?shù)乃健ｋS著這種頻率合成技術(shù)的發(fā)展，現(xiàn)已廣泛應(yīng)用于通訊、導(dǎo)航、雷達(dá)、遙控遙測(cè)、電子對(duì)抗以及現(xiàn)代化的儀器儀表工業(yè)等領(lǐng)域。

由于DDS采用全數(shù)字波形合成技術(shù)，因此在數(shù)字芯片中很容易實(shí)現(xiàn)。同時(shí)使用DDS技術(shù)實(shí)現(xiàn)波形發(fā)生，可以簡(jiǎn)化外電路，只需要考慮數(shù)模轉(zhuǎn)換芯片的選擇和濾波器的設(shè)計(jì)即可，本系統(tǒng)以FPGA為主控芯片，F(xiàn)PGA接收上位機(jī)傳送的波形參數(shù)控制字和波形數(shù)據(jù)，通過(guò)調(diào)用FPGA內(nèi)部的DDS核產(chǎn)生基本的FM數(shù)字信號(hào)，再將信號(hào)通過(guò)DAC轉(zhuǎn)化電路，完成由數(shù)字FM信號(hào)到模擬FM信號(hào)的轉(zhuǎn)化，最后通過(guò)信號(hào)調(diào)理電路對(duì)模擬波形信號(hào)進(jìn)行放大、濾波、幅度補(bǔ)償處理，使得最終的輸出波形滿足設(shè)計(jì)要求。

1　系統(tǒng)整體方案設(shè)計(jì)

本文設(shè)計(jì)的FM信號(hào)發(fā)生器由上位機(jī)和下位機(jī)組成，上位機(jī)主要包括FM信號(hào)控制面板和PCI驅(qū)動(dòng)程序，下位機(jī)主要由FPGA和外部的信號(hào)調(diào)理電路組成。系統(tǒng)總體結(jié)構(gòu)框圖如圖1所示。

收稿日期：2015-07-22修改日期：2015-08-28

圖1　FM信號(hào)發(fā)生器整體框圖

系統(tǒng)的工作原理為：指令和波形數(shù)據(jù)由上位機(jī)通過(guò)PXIE總線傳給下位機(jī)，F(xiàn)PGA通過(guò)調(diào)用PCIE核完成PCIE協(xié)議的轉(zhuǎn)化，同時(shí)將數(shù)據(jù)存儲(chǔ)在FPGA內(nèi)部RAM中。由FPGA調(diào)用DDS核構(gòu)建DDS結(jié)構(gòu)，讀取波形存儲(chǔ)單元的波形數(shù)據(jù)并輸出數(shù)字量，數(shù)字量通過(guò)16 bit DAC轉(zhuǎn)化為初始模擬波形，再由低通濾波器［2］濾除帶外噪聲獲得平滑波形。經(jīng)去偏電路去掉直流偏置后，由多級(jí)程控放大器對(duì)DAC在高頻輸出波形時(shí)的寄生電容效應(yīng)所拉低的電壓進(jìn)行補(bǔ)償，并完成幅度控制。本文主要講述FM信號(hào)在FPGA內(nèi)部的實(shí)現(xiàn)。

2　DDS的基本原理［3］

直接數(shù)字頻率合成（DDS）廣泛用于波形發(fā)生，其主要構(gòu)成由頻率控制字和相位控制字控制相位累加器，從而輸出線性相位值，根據(jù)相位值去尋址波形存儲(chǔ)器，波形存儲(chǔ)器根據(jù)地址輸出數(shù)字波形，數(shù)字波形經(jīng)過(guò)D/A轉(zhuǎn)換器最終變?yōu)槟M波形輸出，其原理圖如2所示。

圖2　DDS原理圖

DDS工作時(shí)，頻率控制字FCW在每個(gè)時(shí)鐘周期內(nèi)與相位累加器相加，相位控制字PCW則是作為相位累加器的初始值，相位累加器得到的相位值（0～2π）在每一個(gè)時(shí)鐘周期內(nèi)以二進(jìn)制碼的形式去尋址波形查找表，將相位信息轉(zhuǎn)變?yōu)橄鄳?yīng)的數(shù)字化波形幅度值。數(shù)字化波形送入D/A轉(zhuǎn)換器將數(shù)字波形變換成階梯狀的模擬波形輸出，最后通過(guò)低通濾波器濾除其他干擾頻率成分，得到最終需要的實(shí)際波形信號(hào)的輸出。DDS輸出的波形頻率值與采樣時(shí)鐘關(guān)系如式（1）：

其中 fout為最終輸出頻率，fsys為采樣速率，N為相位寬度，F(xiàn)CW為頻率控制字。

DDS輸出的波形相位值見式（2）：

其中Pout為最終輸出的起始相位，N為相位寬度控制字，PCW為相位控制字。

3　FM信號(hào)產(chǎn)生原理及FPGA邏輯設(shè)計(jì)［4］

FM頻率調(diào)制，是指載波信號(hào)的頻率隨著調(diào)制波的幅度線性變化。

設(shè)載波信號(hào)為

調(diào)制信號(hào)為：

則調(diào)頻波FM的時(shí)域表達(dá)式［5］為

KFM為調(diào)頻指數(shù)，

最大頻偏［6］（Δfmax）是指調(diào)制波幅度最大或最小時(shí)改變載波頻率最大的值。最大頻偏和調(diào)制波頻率的比值為調(diào)頻指數(shù)，因此在給定最大頻偏的條件下不同調(diào)制波頻率對(duì)應(yīng)不同的調(diào)頻指數(shù)。最大頻偏和調(diào)制波對(duì)應(yīng)關(guān)系如圖3所示。

圖3　最大頻偏控制示意圖

如圖3所示，記控制最大頻偏的數(shù)字量為M，則其計(jì)算公式如下：

其中N為載波的相位寬度，fsys為實(shí)現(xiàn)載波DDS的系統(tǒng)時(shí)鐘。針對(duì)本系統(tǒng)來(lái)講，由于 fsys=200 MHz，N=40 bit，載波峰峰值對(duì)應(yīng)的數(shù)字量為-8 192～8 192，即A=8 192。

根據(jù)上述公式，得到調(diào)頻波（FM）結(jié)構(gòu)如圖4所示。

如圖4所示，F(xiàn)M信號(hào)的發(fā)生采用雙DDS結(jié)構(gòu)，其中5 M DDS用于產(chǎn)生調(diào)制波，200 M DDS用于產(chǎn)生載波。FM本質(zhì)是通過(guò)調(diào)制波的幅度值去控制載波的頻率值，而幅度最大時(shí)對(duì)應(yīng)的改變載波頻率的量稱為最大頻偏（Δfmax）。圖中上半部分根據(jù)調(diào)制波幅度計(jì)算出影響載波頻率大小的頻率控制字（KFMUm（t））和原載波的頻率控制字（ωc）相加共同控制載波頻率從而得到FM信號(hào)。FM周期波產(chǎn)生后經(jīng)過(guò)幅度和偏置調(diào)節(jié)模塊實(shí)現(xiàn)幅度和偏置的控制。

圖4　FM產(chǎn)生框圖

4　FM信號(hào)的Modelsim仿真

為驗(yàn)證FM信號(hào)能夠在FPGA內(nèi)部準(zhǔn)確的產(chǎn)生，根據(jù)圖5所示結(jié)構(gòu)，通過(guò)Verilog-HDL語(yǔ)言的輸入方式，結(jié)合FPGA內(nèi)部自帶的DDS核、加減乘除IP核、和RAM核，在 ISE13.3平臺(tái)上完成設(shè)計(jì)。FPGA內(nèi)部產(chǎn)生的FM信號(hào)只是帶有頻率信息的基本波形，具體的幅度調(diào)節(jié)須在外部進(jìn)行處理［7］。下圖為FM載波頻率為10 kHz，最大頻偏為5 kHz時(shí)Modelsim的時(shí)序仿真波形。仿真結(jié)果表明，整個(gè)系統(tǒng)設(shè)計(jì)各功能模塊工作正常。理論上設(shè)計(jì)成立，接下來(lái)只需將編譯生成的網(wǎng)表文件加載到FPGA中進(jìn)行驗(yàn)證。FM信號(hào)的Modeisim仿真結(jié)果如圖5所示。

圖5　FM信號(hào)的Modelsim仿真結(jié)果

5　系統(tǒng)測(cè)試及分析

5.1系統(tǒng)測(cè)試平臺(tái)的搭建

測(cè)試平臺(tái)主要包括硬件測(cè)試平臺(tái)平臺(tái)和軟件測(cè)試平臺(tái)的搭建，硬件測(cè)試平臺(tái)主要由NI-PXIE機(jī)箱、示波器、頻率計(jì)等儀器組成，軟件測(cè)試平臺(tái)主要使用Labwindows/cvi對(duì)FM信號(hào)的參數(shù)進(jìn)行設(shè)置。搭建好的測(cè)試平臺(tái)如圖6所示。

圖6　FM信號(hào)的測(cè)試平臺(tái)

5.2FM信號(hào)解調(diào)測(cè)試

FM信號(hào)的解調(diào)測(cè)試?yán)冒步輦愋盘?hào)分析儀N9030A來(lái)解調(diào)出FM的載波頻率、調(diào)制波頻率和最大頻偏等信息。圖7所示分別為載波頻率為20 MHz，最大頻偏為5 KHz條件下，調(diào)制波頻率分別為 10 kHz、2 kHz、1 kHz和 100 Hz條件下，N9030A信號(hào)分析儀解調(diào)出的波形。

測(cè)試結(jié)果表明，系統(tǒng)產(chǎn)生的FM信號(hào)頻譜［8］純度較高，且在調(diào)制信號(hào)帶寬內(nèi)沒(méi)有多余的干擾信號(hào)，但解調(diào)出的信號(hào)頻率有微小的偏差，DDS為了實(shí)現(xiàn)較高的頻率分辨率，一般相位寬度N選擇的非常大，但實(shí)際波形查找表又做不到很大，此時(shí)引入相位截?cái)嗉夹g(shù)［9］，使相位輸出的高M(jìn)位用于波形查找表尋址，所以為改善輸出信號(hào)頻率的精度，應(yīng)盡可能加大波形查找表的深度。

圖7　FM信號(hào)解調(diào)測(cè)試結(jié)果

6　結(jié)論

本文以FPGA為主控芯片，利用當(dāng)前使用廣泛的DDS技術(shù)，使得設(shè)計(jì)更加靈活，易于調(diào)試，可輸出高頻率分辨力、幅度精度高、低雜散、穩(wěn)定性強(qiáng)的FM信號(hào)，同時(shí)輸出載波頻率和最大頻偏可調(diào)，測(cè)試結(jié)果表明，系統(tǒng)的各項(xiàng)指標(biāo)均滿足要求。該FM信號(hào)發(fā)生器在近程探測(cè)、雷達(dá)測(cè)距、軟件無(wú)線電領(lǐng)域有廣闊的應(yīng)用前景。

［1］ 高亞軍.基于FPGA的數(shù)字信號(hào)處理［M］.北京：電子工業(yè)出版社：197.

［2］ 安震，張會(huì)新，盧一男.基于PCI總線與FPGA多通道模擬信號(hào)源的系統(tǒng)設(shè)計(jì)［J］.計(jì)算機(jī)測(cè)量與制，2012，20（9）：2558-2560.

［3］ 劉聰.低雜散寬帶直接數(shù)字頻率合成技術(shù)研究［D］.北京理工大學(xué)，2014：15-16.

［4］ 賈興中，張凱華，任勇峰.基于FPGA的多通道模擬信號(hào)源設(shè)計(jì)［J］.電子器件，2015，38（3）：588-591.

［5］ 于春銳，韓方景.基于DDS的調(diào)頻信號(hào)發(fā)生器的設(shè)計(jì)與仿真［J］.電子產(chǎn)品世界，2010（6）：37-39.

［6］ 王秉鈞，馮玉珉，田寶玉.通信原理［M］.北京：清華大學(xué)出版社，2006：95-96.

［7］ 戈立軍，吳虹，司敏山.基于DDS技術(shù)的FM信號(hào)發(fā)生器的設(shè)計(jì)及其FPGA實(shí)現(xiàn)［J］.天津：南開大學(xué)學(xué)報(bào)，2007，40（6）：95-99.

［8］ 王丹，李平，文玉梅.采用DDS頻率合成的虛擬信號(hào)發(fā)生器研究［J］.傳感技術(shù)學(xué)報(bào)，2007，20（3）：586-591.

［9］ 張杰，胡超.DDS芯片輸出雜散分析及其抑制研究［J］.微計(jì)算機(jī)信息，2011（9）：91-93.

左盼盼（1990-），男，漢族，安徽人，北京工業(yè)大學(xué)，研究生，主要研究方向?yàn)樯漕l微波電路設(shè)計(jì)及嵌入式系統(tǒng)，zuopanpan123@gmail.com；

賽景波（1964-）男，漢族，黑龍江人，北京工業(yè)大學(xué)，副教授，主要研究方向?yàn)闊o(wú)線通信，移動(dòng) IP及嵌入式系統(tǒng)，saijingbo@bjut.edu.cn。

Design and Implementation of FM Wave Generator Base on FPGA

ZUO Panpan，SAI Jingbo*
（College of Electronic Information and Control Engineering，Beijing university of Technology，Beijing 100124，China）

In order to improve the frequency accuracy and stability of the FM signal generator，and make it relevant technical parameters adjustable，a method is designed based on FPGA and Direct Digital Synthesizer（DDS）technology.The system achieves adjustable FM signal modulation parameters by the PC，and through the PCIE interfaceFM signal control word is transferred to the FPGA，F(xiàn)PGA controls the integrated DDS core to achieve the FM signal generation.Test results show that the frequency of FM signal has high frequency accuracy and stability，the maximum output of the carrier frequency can reach 40 MHz，and the amplitude accuracy can reach 5 mV.The FM signal generator has a broad application space in software radio，radar target feature identification and radar detection distance and other fields.

FMDDSFPGA；DAC

TN741

A

1005-9490（2016）03-0600-05

EEACC：123010.3969/j.issn.1005-9490.2016.03.020