基于C8051F060單片機的AT24C1024芯片應用

郭洪祥（中煤科工集團重慶研究院有限公司，重慶　400037）

基于C8051F060單片機的AT24C1024芯片應用

郭洪祥
（中煤科工集團重慶研究院有限公司，重慶400037）

本文介紹了I2C總線的原理以及2線制串行E2PROM 存儲芯片AT24C1024的時序結構，結合C8051F060單片機的特點，給出了單片機與存儲芯片硬件連接結構及軟件模擬I2C總線的程序設計。

C8051F060；AT24C1024；I2C

1　引言

隨著電子技術的發(fā)展，越來越多的手持設備得到了廣泛的應用。因此，人們對設備的功耗和存儲空間提出了更高的要求。AT24C1024 是24C系列E2PROM存儲器中存儲容量最大的一種，具有I2C總線接口功能、功耗小、電源電壓寬（2.7～5.5v）、工作電流和靜態(tài)電流小等特點，其存儲容量為1M位。C8051F060單片機是美國Silabs公司生產的系統(tǒng)級芯片，它具有與8051兼容的高速CIP-51內核，指令系統(tǒng)與MCS-51指令集完全兼容，低功耗等優(yōu)點［1］。

本文設計的以C8051F060單片機核心的AT24C1024存儲芯片應用，具有結構簡單、存儲速度快、擴充空間方便等優(yōu)點，現已在多個手持式設備上得到了廣泛的應用。

2　AT24C1024芯片介紹

2.1芯片引腳

AT24C1024提供1，048，567位的串行可電擦除和可編程只讀存儲器，它的每8位組成一個字節(jié)，共131，072個字節(jié)，內部有512頁，每頁有256個字節(jié)。隨機訪問一個字地址數據需要17位數據的字地址。AT24C1024共有6個有效引腳：VCC、GND、SCL、SDA、A1、WP。其引腳如圖1所示［2］：

圖1　AT24C1024引腳圖

2.2器件寫操作

（1）器件尋址：對于AT24C1024來說，8位地址的高5位被固定為10100，A1為器件引腳的連接信息，若A1接高電平時，相應軟件中的位為l，A1接地時，相應位為0。P0為頁地址信息，P0為0時是對前256頁操作，為1時是對后256頁操作。R/W表示對從器件的讀/寫操作，l為讀，0為寫。

圖2　器件尋址圖

（2）字節(jié)寫：單片機發(fā)送兩個8位地址字寫入AT24C1024的地址指針，在收到AT24C1024的應答信號后，再發(fā)送數據到被尋址的存儲單元。

圖3　字節(jié)寫時序圖

（3）頁寫：頁寫操作的啟動和字節(jié)寫一樣，不同的是在于傳送了一字節(jié)數據后并不產生停止信號。每發(fā)送一個字節(jié)數據后AT24C1024產生一個應答位。

圖4　頁寫時序圖

2.3器件讀操作

讀當前地址內容：AT24C1024的地址計數器內容為最后操作字節(jié)的地址加1。即如果上次讀/寫的操作地址為N，則立即讀的地址從N+1開始。AT24C1024接收到地址信號后（R/W位置1），它首先發(fā)送一個應答信號，然后發(fā)送一個8位字節(jié)數據。單片機不需發(fā)送應答信號，但要產生一個停止信號。

圖5　讀當前地址內容時序圖

3　電路設計

硬件設計采用C8051F060芯片作為上位機，其引腳P0.0、P0.1分別與AT24C1024的時序引腳、數據引腳相連。P0.2作為片選引腳與AT24C1024的地址引腳相連。同時為了保證AT24C1024的SCL、SDA能產生可靠的高電平，在其引腳上施加了1K上拉電阻。硬件連接圖如圖6所示［3］：

圖6　硬件連接圖

4　C語言程序設計

5　結束語

通過實驗表明，該電路設計結構簡單，具有良好的可靠性和穩(wěn)定性，能夠對AT24C1024芯片實現良好的數據讀取、數據寫入等操作，適用于便攜式、手持式設備的數據存儲。該設計已在實際生產中得到了大量的應用。

［1］張培仁，孫力.基于C語言C8051F系列微控制器原理與應用［M］.北京：清華大學出版社，2007.

［2］AT24C1024數據手冊［EB］.ATMEL，Rev.1471O-SEEPR-3/07.

［3］張迎新，雷文，姚靜波.C8051F系列SOC單片機原理及應用［M］.北京：國防工業(yè)出版社，2005.

10.16640/j.cnki.37-1222/t.2016.10.180

郭洪祥（1974-），男，河北石家莊人，碩士，工程師，主要從事檢測技術研究工作。