基于PXI的時序信號監測設備設計

盧逸斌，吳睫，王楠，唐亮

（1.上海宇航系統工程研究所 上海 201109；2.上海航天電子技術研究所 上海 201109）

基于PXI的時序信號監測設備設計

盧逸斌1，吳睫2，王楠1，唐亮1

（1.上海宇航系統工程研究所 上海 201109；2.上海航天電子技術研究所 上海 201109）

為滿足飛行器時序信號監測的需求，采用了基于PXI總線的時序信號監測設備的設計方案，闡述了設備構成、PCI接口、信號隔離、PCI總線通信等方面的原理，利用LabVIEW開發平臺完成了各種界面顯示、數據處理、數據傳輸等功能。結果表明，該設備具有高便攜性、高可靠性、高可維修性、數據分析能力強大等特點，滿足各項飛行器測試的需求。

PXI；PCI；時序信號；監測設備

時序信號監測設備主要用于飛行器火工品信號、時序指令等信號的監測，是飛行器地面測試的重要組成部分。針對該設備對便攜性、可靠性要求較高的特點，采用基于PXI總線的測試技術的一體式設計，充分考慮各種故障模式下的備份應急措施，保證設備的穩定工作。

PXI（PCI Extensions for Instrumentation）是面向儀器的PCI擴展總線，由美國NI公司推出。它使用了PCI總線的電氣特性，并結合了CPCI的堅固性、模塊化、機械封裝等特性。同時，增加了專用的同步總線，是目前測試領域應用最廣泛的總線之一。

1　系統設計

時序信號監測設備采用一體式的PXI機箱，包含顯示器、鼠標、鍵盤等，可以完成數據處理、保存、監測、打印等功能。設備配置采集板卡和數據處理板卡，可以滿足時序最大通道數測試的需求。

每塊數據采集功能板可以同時完成16路時序信號的輸入和處理，并進行模擬濾波，濾除60 μs脈寬以下的干擾信號。6塊采集功能板共完成96路信號的采集，并分別與數據處理功能板相連，通過板上的FPGA進行采集和處理，再通過PXI總線把采集到的數據傳輸給PXI零槽控制器［1-2］，具體如圖1所示。

圖1　時序信號監測設備組成圖Fig.1　Diagram of signal monitoring equipment

2　硬件設計

2.1CPCI接口設計

PCI總線協議采用通用的PCI9054接口芯片，芯片內部集成了滿足PCI時序的邏輯電路，可以完成PCI主控模塊和目標模塊的各項功能，將繁復的 PCI總線接口轉換為相對簡單的客戶接口［3］。

2.2信號輸入隔離板卡設計

16路信號輸入隔離板卡電路如下圖所示。信號輸入隔離卡由子母板組成，子板負責信號的處理，脈寬Vin輸入電壓為0～32 V，經信號調理、光耦隔離以及電平轉換后，送入板間接口。

母板為FPGA與PCI9054組成的總線協議板，從通用板間接口處接收子板輸入的信號，判讀脈沖信號，脈寬寬度小于60 μs，由FPGA自動濾除。

PCI9054負責與零槽的數據交換，當收到數據采集指令后，板卡開始采集信號，將脈沖信號到達的時間，脈沖寬度，保存至板卡的FPGA內存中，再通過零槽實時讀取，具體如圖2所示。

圖2　信號輸入隔離板卡原理框圖Fig.2　Principle diagram of the signal input isolation board

輸入隔離板卡采用硬件濾波和軟件濾波相結合的去干擾措施。在硬件設計中，各個功能板脈沖采集接口處設置100 μs的濾波［4］。在軟件處理中添加延時，在FPGA的邏輯代碼中，設置脈沖采樣時鐘，進行數字濾波。

2.3FPGA讀寫PCI總線

FPGA作為開發板的控制模塊，主要實現PCI局部總線的時序以及對SRAM的控制。FPGA實現PCI局部總線時序是通過一個狀態機來完成的，如圖3所示。

圖3　PCI局部總線的狀態機示意圖Fig.3　Diagram of the PCI local bus state machine

當LLAD#=0時，說明PCI主設備發起一次訪問，FPGA根據 LLW/R#來判斷是讀操作或是寫操作，然后根據其值配置RAM控制信號，即RCE、ROE、RWE 3個信號，并將LLA ［14：0］的值寫入RAM的地址線，這時讀/寫操作的配置階段完成，狀態機從狀態 0跳轉到狀態 1［5］。狀態 1進行讀寫操作并根據LLBLAST#的值來確定是否是最后一個讀/寫周期，若不是則設置LLREADY#信號為 1，繼續讀/寫操作，并返回狀態1，若 LLBLAST#=0則表示最后一個操作周期，設置LLREADY#信號為0，讀/寫操作結束后轉入狀態 0，并不斷檢驗LLAD#的值，等待新的讀/寫周期。由于PCI總線功能開發板是單一的從設備，不存在設備忙狀態，因此對申請本地總線信號總是立即應答，即在編寫 FPGA的邏輯時總是將LLHOLD的值帶入LLHOLDA［6］。

3　軟件設計

計算機顯示模塊采用NI公司的LabVIEW 2013平臺進行開發。可切換查看不同前端嵌入式設備的顯示信息，并且保存顯示的測試數據，用于事后分析。

軟件分為2個模塊，一個用于顯示數據備份板卡的RS-485發送數據；另一個用于前端顯示，加載在時序測試設備機箱上，并可通過以太網與外部設備通信。

測試人員可以通過主界面了解測試詳情，通過修改配置文件，調整嵌入式測試設備的顯示界面，并可以根據脈沖到來次數更換顯示燈的顏色等功能。軟件預讀取相應狀態的配置文件，可以根據理論數據進行自動判讀。同時，通過界面切換可以進行數據的曲線形式顯示和回放。

時序測試設備通過以太網口與后端進行通訊，當程序開始執行后，相應后端發出的運行信號，軟件和FPGA電路進行相應的執行，等待各通道的信號，沒有信號到來則保持原樣，軟件采用循采的模式執行，發現信號變化則立即顯示，并把FPGA上的緩存數據進行讀取。

4　結　論

時序信號監測設備以PXI總線技術為核心，結合了FPGA、LabVIEW等技術手段，實現對時序信號的高速可靠采集。同時采用了一體式的設計思路，增強了設備的整體性和便攜性。目前已應用于多個飛行器型號的地面測試，大幅提高了測試的效率及有效性。

［1］黃現.基于PXI平臺的FPGA高速自動化測試系統設計［J］.復旦大學，2013（8）：5-9.

［2］韓大偉.基于PXI總線的導彈自動測試系統設計［J］.計算機測量與控制，2008（11）：115-117.

［3］劉鑫.CompactPCI總線工控機技術的現狀與應用［J］.電子技術應用，2002（7）：81-84.

［4］李睿鵬.基于PXI總線的半實物仿真系統的設計與實現［J］.電子設計工程，2015（1）：43-44.

［5］甄國涌.基于PXI接口多通道信源卡設計［J］.計算機測量與控制，2014（10）：23-26.

［6］張猛.基于LabVIEW的推進系統通用試驗臺設計［J］.測控技術，2014（12）：49-51.

Design of pulse signal monitor equipment based on PXI technology

LU Yi-bin1，WU Jie2，WANG Nan1，TANG Liang1
（1.Shanghai Aerospace System Engineering Institute，Shanghai 201109，China；2.Shanghai Aerospace Electronic Technology Institute，Shanghai 201109，China）

In order to meet the needs of aircraft pulse signal monitoring，This discourse use a design of pulse signal monitor equipment based on PXI technology，expounds the equipment constitution，PCI interface，signal isolation，PCI bus communication，using LabVIEW development platform，completed a variety of interface display，data processing，data transmission and other functions.The results shows that，this equipment has high portability，high reliability，strong maintainability data analysis ability etc，it can meet the aircraft testing needs.

PXI；PCI；pulse signal；monitoring equipment

TN98

A

1674－6236（2016）03-0076-02

2015-03-21稿件編號：201503291

盧逸斌（1982—），男，上海人，工程師。研究方向：飛行器綜合測試系統設計。