基于AD9762和EP2C70的低功耗輕型化調制器設計與實現

紀春國，盧丹

（航天科技集團公司五院513所 山東 煙臺 264003）

基于AD9762和EP2C70的低功耗輕型化調制器設計與實現

紀春國，盧丹

（航天科技集團公司五院513所 山東 煙臺 264003）

本文基于低功耗、輕型化調制器的目的，采用了低功耗、小封裝的FPGA和DA芯片，即AD9762和EP2C70聯合的設計思想，給出了QPSK調制器的原理和工程實現方法；運用FPGA軟件編程的方法實現了數字化的QPSK調制器，并通過AD9762實現數字到模擬信號的轉換，取得了調制器低功耗、小型化，達到了設計目的，滿足應用需求。

調制；低功耗；DDS；輕型化；FPGA

隨著低功耗、小型化需求的與日俱增，各大系統對設備的功耗、體積、重量等開始有著苛刻的要求，特別是在彈載、星載、船載等能源有限的情況下，低功耗、小型化顯得尤為重要。目前大部分調制器都體積大、功耗大，在某些場合無法應用。本文提出了一種基于Altera公司EP2C70和DA9762進行低功耗、輕型化的調制器設計。

1　芯片簡介

1.1EP2C70簡介

Altera公司 Cyclone系列 FPGA——EP2C70采用基于90nm工藝技術，采用低電介常數的電介質和全銅質金屬層，因此具有潛在速度方面的極大優勢，和高級面積特性提供的動態功耗優勢，通過提高布線密度獲得極高的面積效率。包含超縱向排列邏輯單元（LE）、嵌入式存儲器塊、嵌入式乘法器和鎖相環（PLL），它們被I/O單元（IOE）包圍在中間。高效互連、低歪斜的時鐘網絡在每個結構之間提供時鐘和數據信號連接。面積高效的IOE被分組成圍繞在器件周圍的I/O區，在消耗最小裸片面積的同時提供可觀的I/O能力。支持大范圍的單端和差分I/O標準。每個IOE包含可編程驅動強度、總線保持和可編程回轉速率等相關電路。多個I/O區組裝在一起提供專用外部存儲器接口電路。

支持多種單端和差分I/O標準。例如LVTTL、LVCMOS、SSTL-2、SSTL-18、HSTL-18、HSTL-15、PCI和PCIX，以連接至板上其他器件。當FPGA與其他高級存儲器件如雙倍數據速率 （DDR和DDR2）SDRAM和QDRIISRAM器件一起工作時，單端I/O標準是關鍵因素。與單端I/O標準相比，差分信號提供更好的噪音容限，產生更低的電磁干擾（EMI），并降低了功耗。支持的差分標準有 LVDS、miniLVDS、RSDS、LVPECL、DHSTL、DSSTL等。

單FPGA的AS配置方式電路如圖1所示。

JTAG配置方式符合IEEE1149.1標準，將每塊FPGA看作是JTAG鏈上的一個器件，直接將配置文件下載到FPGA中。下載完畢以后FPGA釋放CONF_DONE信號，Quartus通過JTAG接口檢測CONF_DONE信號，可以顯示配置成功與否。接下來進入和AS一樣的初始化階段。

單FPGA的JTAG配置方式電路如圖2所示。

EP2C70芯片的下載方式由MSEL0和MSEL1組合進行配置。其中使用JTAG方式要求MSEL0和MSEL1不懸空，單用JTAG方式則全部接地。這里使用AS+JTAG的方式，所以MSEL［1..0］設置為10。

表1　FPGA電源種類Tab.1　FPGA power category

圖1　FPGA的AS配置方式電路Fig.1　The FPGA AS installs way electric circuit

1.2AD9762簡介

AD9762是AD公司的一款低功耗數模轉換芯片，最高采樣率可達125M，12bit輸入。供電電壓在2.7 V到5.5 V之間，AD9762的內部結構框圖如下所示：

圖2　FPGA的JTAG配置方式電路Fig.2　FPGA JTAG installs way electric circuit

圖3　AD9762內部結構框圖Fig.3　AD9762 internal structure frame diagram

2　調制器原理及其實現

QPSK信號是多進制數字頻率調制的一種，它基本上是二進制數字頻率鍵控方式的直接推廣。QPSK信號的產生方法，可以分為調相法和相位選擇法。

1）調相法

用調相法產生QPSK信號的組成方框圖如圖4所示。單極性二進制消息流比特率為Rb，首先用一個單極性－雙極性轉換器將它轉換為雙極性歸零（NRZ）序列。然后比特流m（t）分為兩個比特流mI（t）和mQ（t）（同相和正交流），每個的比特率為Rs=Rb/2。比特流mI（t）叫做“偶”流，mQ（t）叫做“奇流”。兩個二進制序列分別用兩個正交的載波cos（ωct）和sin（ωct）調制。兩個已調信號每一個都可看作是一個BPSK信號，對它們求和產生一個QPSK信號。

調制器輸出端的濾波器將QPSK信號的功率譜限制在分配的帶寬內。這樣可以防止信號能量泄漏到相鄰的信道，還能除去在調制過程中產生的帶外雜散信號。

2）相位選擇法

圖4　調相法組成框圖Fig.4　Adjust mutually a method to constitute frame diagram

用相位選擇法產生QPSK信號的組成方框圖如圖5所示。圖5中，四相載波發生器分別送出調相所需的4種不同相位的載波。按照串/并變換器輸出的雙比特碼元的不同，邏輯選相電路輸出相應相位的載波。

圖5　相位選擇法的組成框圖Fig.5　Mutually chooses a method of constitute frame diagram

本文調制器采用調相法實現，是通過 EP2C70進行VHDL編程，并使用內部的dds核產生 cos信號，并送給DA9762進行數模轉換完成調制的功能，其FPGA實現原理框圖如下所示。

3結論

圖6　QPSK實現原理框圖Fig.6　QPSK carries out principle frame diagram

器的可行性，通過對設計結果分析達到了低功耗、小型化調制器的設計目的，減小了設備體積、降低了設備功耗，節約了

能源，解決了目前大體積、大功耗調制器的瓶頸。

［1］王興亮.數字通信原理與技術［M］.2000，索書號：TN914.3/4. ［2］樊昌信，張甫翊，徐炳祥，等．通信原理［M］．北京：國防工業出版社，2001．

［3］胡廣書.數字信號處理理論、算法與實現［M］.北京：清華大學出版社，2006.

［4］蘇濤，何學輝，呂林夏.實時信號處理系統設計［M］.西安：西安電子科技大學出版社，2006.

［5］王建平，張寶劍，王軍濤.通信原理［M］.北京：人民郵電出版社，2007.

［6］張欣.擴頻通信數字基帶信號處理算法及其VLSI實現［M］.北京：科學出版社，2004.

本文說明了利用低功耗、小封裝的芯片實現低功耗調制

Consume according to the low achievement of the AD9762 and the EP2C70 light turn to make a machine of design and realization

JI Chun-guo，LU Dan
（Five Hospitals of Aerospace Science and Technology Group Company are 513，Yantai 264003，China）

This text consumes according to the low achievement，light turn the purpose of making the machine，adopted a low achievement to consume，small the FPGA and DA chip for packing，namely the design thought of AD9762 and EP2C70 consociation，give QPSK make principle and engineering of machine to carry out a method；Made use of the method of FPGA software plait distance to carry out QPSK that the number turns to make a machine，and carry out number to arrive the conversion that imitates signal through an AD9762，obtained to make a machine low achievement consume，small scaled turn， come to a to design a purpose，satisfy an applied need.

make a low；achievement to consume；DDS；light turn；FPGA

TN91

A

1674－6236（2016）03-0109-03

2015-03-01稿件編號：201503006

紀春國（1981—），男，山東煙臺人，碩士，高級工程師。研究方向：信息與通信工程。